AD9361

基于multisim的fm调制解调_基于SDR的FM调制与解调器的实现

www.eepw.com.cn/article/201907/402132.htm(西安邮电大学电子工程学院，陕西省西安市710121)摘要：提出了一种基于SDR的FM调制解调器的实现方案，此方案采用ZYNQ平台和AD9361
weixin_39876514·2024-09-01 23:00

AD9361纯逻辑控制从0到1连载10-多芯片同步MCS以及射频同步方法

本文基于ZC706+FMCOMMS5的平台，介绍了AD9361的多芯片同步设计方法。这里的“同步”包含了基带同步以及射频同步。
冰冻土卫二·2024-02-08 07:12

用AD9361开发板做一个频谱分析仪

本文介绍一个用AD9361实现的频谱采集方案，主要实现如下功能：1.扫描频段70M-6G2.扫描上线限可调3.分辨率10K,可以根据需求定制4.全频段刷新率8帧每秒，扫描频段设置的越窄，刷新率越高5.增益
冰冻土卫二·2024-02-08 07:42

AD9361纯逻辑控制从0到1连载9-调整数据和时钟的相位关系

有人私信问我，为什么按照我的文章配置AD9361，明明初始化配置成功了，收发数据都不正常。因为错误的可能性各种各种，这个问题不太好回答。
冰冻土卫二·2024-02-08 07:41

AD9361纯逻辑控制从0到1连载7-根据射频频率计算VCO参数

AD9361从0到1连载8-fastlock之profile存器设置verilog实现不管是使用使用何总方法，要修改射频频率，首先需要计算出对应的VCO参数。
冰冻土卫二·2024-02-08 07:11

AD9361纯逻辑控制从0到1连载8-修改射频频率

上一个章节介绍了如何通过射频频率计算得出VCO的配置参数，下面介绍要改变射频频率具体要配置哪些寄存器。配置RX频率，依次执行下面命令，最高bit1表示写，接着10bit是地址，最后8bit是配置参数值config_cmd={1'b1,10'h233,lo_rxfrac[7:0]};//WriteRXSynthFractionalFreqWord[7:0]config_cmd={1'b1,10'h2
冰冻土卫二·2024-02-08 07:11

AD9361纯逻辑控制从0到1连载6-fast lock之profile寄存器设置

前面讲到每个profile由16个8bit寄存器组成,TX和RX的定义是一样的，下面列出RXprofile每个寄存器的定义：REG0~REG4以及REG12[3:0]实际上是3个参数，lo_int(IntegerWord)，lo_frac(FractionalWord)，lo_div(VCODivider)，射频频率计算公式如下：freq=REF_PLL*(lo_int+lo_frac/83885
冰冻土卫二·2024-02-08 07:10

AD9361纯逻辑控制从0到1连载3-初始化模块

初始化代码的工作，就是将上个章节生成verilog函数中的命令条条执行，碰到需要等待的地方等待，需要读某个标志位的地方就一直读，直到标志位符合要求。下面贴出初始化代码。modulead9361_init(inputclk,inputarst,outputregread,outputregwrite,outputreg[9:0]address,outputreg[7:0]writedata,inpu
冰冻土卫二·2024-02-08 07:40

AD9361纯逻辑控制从0到1连载4-AD9361数据接口

参考文件《AD9361InterfaceSpecv2.5.pdf》AD9361和FPGA的数据接口如下图中红色框标识。可以配置为CMOS模式和LVDS模式。
冰冻土卫二·2024-02-08 07:40

AD9361纯逻辑控制从0到1连载5-fast lock的简介

AD9361正常更改射频频率需要设置一些寄存器，然后开启VCO校准，等待锁定。这个过程时间是比较长的，大概在37us~508us之间。
冰冻土卫二·2024-02-08 07:40

AD9361纯逻辑控制从0到1连载2-将脚本转化为verilog代码

首先查看一下，上一章我们生成的脚本文件fdd_600m：//************************************************************//AD9361R2AutoGeneratedInitializationScript:Thisscriptwas//generatedusingtheAD9361CustomersoftwareVersion2.1.3
冰冻土卫二·2024-02-08 07:39

AD9361纯逻辑控制从0到1连载0-SPI接口

前言AD9361作为一款功能强大的射频收发器件，在通信领域被广泛采用。
冰冻土卫二·2024-02-08 07:09

AD9361纯逻辑控制从0到1连载1-生成初始化脚本

AD9361要正常工作，首先需要做初始化的配置工作。而AD9361的寄存器很多，多达1024个，每个寄存器有8bit，每个bit或多个bit的组合，有不同的功能，使得初始化工作相当繁琐。
冰冻土卫二·2024-02-08 07:09

AD9361多片同步设计方法

本文基于ZC706+FMCOMMS5的平台，介绍了多片AD9361同步的方法。并将该设计移植到自行设计的ZYNQ7035+4片AD9361(实现8路同步收发)的电路板上。
冰冻土卫二·2024-02-08 07:35

AD9361快速开发指南

AD9361是ADI（AnalogDevices）公司推出的一款全集成的RF收发器芯片，广泛应用于无线通信系统，包括基于FPGA和ARM处理器的数码电视，卫星通信，雷达通信，军事通信和工业控制等领域。
冰冻土卫二·2023-11-25 11:02

FMC子卡设计方案：FMC177-基于AD9361的双收双发射频FMC子卡

FMC177-基于AD9361的双收双发射频FMC子卡一、板卡介绍FMC177射频模块分别包含两个接收通道与发射通道，其频率可覆盖达到70MHz~6GHz，AD9361芯片提供具有成本效益的实验平台，北京太速科技板卡
hexiaoyan827·2023-11-14 06:08

petalinux添加AD9361驱动

文章目录一、准备工具二、步骤需要petalinux2016.2包含AD9361驱动的Linux内核（xcomm_zynq_4_4）一、准备工具ADI提供的AD9361Linux驱动：https://wiki.analog.com
行走的X君·2023-11-13 22:47

linux下c网络编程实现串口与网口的信息透传_基于AD9361的简易频谱分析仪设计与实现...

本文设计了基于ZYNQ系列SoC(Systemonchip)和AD9361实现的简易频谱分析仪，频谱数据可以通过串口发送给上位机，并在上位机中通过MATLAB进行数据处理和分析。
weixin_39612057·2023-11-13 22:16

zc706开发 no-os以及linux系统上实现对ad9361驱动

1.no-os首先得从官方网站下载相应的HDL文件和noos的驱动文件文件，需对照自己电脑上安装的vivado版本下载相应的HDL文件,下载完这两个文件后，如果你手上的板卡是FMCOMMS3可以看我下面的初始化配置步骤，如果是其他板卡，可作为参考。步骤一：因为GitHub所给的HDL文件全是源文件，需要通过make工具生成vivado的工程文件和hdf文件。Windows操作环境下无法直接使用ma
翟二狗爱学习·2023-11-13 22:44

ubuntu 16.04.5 安装 vivado 2019.1 完整编译AD9361的环境

一、前期安装1、安装ncurses库（已经包含了，其他的os需要安装）sudoaptinstalllibncurses5二、安装sudo./xsetup使用lic进行激活。三、安装后输入指令sudogedit~/.bashrc末尾添加source/opt/Xilinx/Vivado/2019.1/settings64.shsource/opt/Xilinx/SDK/2019.1/settings6
乌恩大侠·2023-11-13 22:11

AD9361 官方例程详解（二）

AD936x系列快速入口AD9361官方例程MSK调制文章目录一、主函数1.1指令和数据缓存1.2初始化二、ad9361_init2.1ad9361_init函数直接配置的参数2.2ad9361_reset
lwd_up·2023-11-09 01:38

【基带开发】AD9361通信基础：复数乘法 除法

复数是实数和虚数的组合例子：3.6+4i,−0.02+1.2i,25−0.3i,0+2i乘法除法
乌恩大侠·2023-11-08 20:12

AD9361 的NO-OS代码命令

基本涵盖了ad9361_api.c里面的全部函数，写在这里备份。Availablecommands:help?-Displaysallavailablecommands.register?-Getsthespecifiedregistervalue.tx_lo_freq?-GetscurrentTXLOfrequency[MHz].tx_lo_freq=-SetstheTXLOfrequency[
mcupro·2023-11-08 08:36

基于ZYNQ wifi方案实现与测试

信迈XM-ZYNQ7045-EVM是一款基于XilinxZYNQSOC的软件无线电处理平台，该平台采用一片Xilinx的高性能ZYNQ系列SOCXC7Z020来实现2路AD9361无线射频信号的收发，SDR
深圳信迈科技DSP+ARM+FPGA·2023-11-04 20:51

【基带开发】AD9361 生成1到223的递增数据

`timescale1ns/1ps////Company://Engineer:////CreateDate:2022/06/2917:50:56//DesignName://ModuleName:gen_Incremental_223//ProjectName://TargetDevices://ToolVersions://Description:////Dependencies:////Re
乌恩大侠·2023-11-03 05:08

AD936x 配置软件介绍 上(AD936x Evaluation Software)

AD936x系列快速入口AD936x配置软件介绍中MGC、SlowAGC、FastAGC补充：AD9361补充（上）文章目录参考资料一、整体介绍1.1Setup1.1.1ProjectWizard1.1.2Load
lwd_up·2023-10-30 19:54

AD9361 介绍 (终)

AD936x系列快速入口MGC、SlowAGC、FastAGC补充：AD9361补充（上）通过AD936xEvaluationSoftware加深了解：AD936x配置软件介绍上文章目录十一、数据接口LVDS11.1
lwd_up·2023-10-30 19:24

FPGA数字信号处理基础----AD936x接口

前言  AD9361是一个集成度很高的通信芯片，使用这个芯片能够方便快速地完成通信相关的设计。
black_pigeon·2023-10-30 19:53

AD9361结构及功能解析

1、简介（原创链接在文末）AD9361器件集RF前端与灵活的混合信号基带部分为一体，集成频率合成器，为处理器提供可配置数字接口。
大侠在线摸鱼·2023-10-30 19:53

AD9361常用配置概述

ENSM控制AD9361的状态控制有两种方式，分别为SPI接口控制和引脚控制，也可以通过SPI接口控制使能状态机跳转。
JOY_shiyue·2023-10-30 19:23

AD9361收发器中文手册

因最近公司需要，借此机会和大家一起学习AD9361制作不易，记得三连哦，给我动力，持续更新!
FPGAmaster创新者·2023-10-30 19:23

【AD9361 数字接口CMOS &LVDS&SPI】C 并行数据 LVDS ＜续＞

续【AD9361数字接口CMOS&LVDS&SPI】C并行数据之LVDS不同于CMOS的传输方式，lvds只能工作在双端口全双工模式下。
hcoolabc·2023-10-30 19:52

【AD9361 数字接口CMOS &LVDS&SPI】D 串行数据 SPI

【AD9361数字接口CMOS&LVDS&SPI】D部分接续【AD9361数字接口CMOS&LVDS&SPI】A并行数据CMOS串行外设接口（SPI）SPI总线为AD9361的所有数字控制提供机制。
hcoolabc·2023-10-30 19:22

AD9361 数据数字接口规范

目录一、概要二、CMOS工作模式1、单端半双工2、单端全双工3、双端半双工4、双端全双工三、LVDS工作模式双端全双工LVDS：四、参考链接一、概要AD9361和BBP之间的数据接口以两种模式之一工作：
Highmesh·2023-10-30 19:52

【AD9361 数字接口CMOS &LVDS&SPI】C 并行数据 LVDS

接上一部分，AD9361数字接口CMOS&LVDS&SPI目录一、LVDS模式数据路径和时钟信号LVDS模式数据通路信号[1]DATA_CLK[2]FB_CLK[3]Rx_FRAME[4]Rx_D[5：
hcoolabc·2023-10-30 19:22

【AD9361 数字接口CMOS &LVDS&SPI】B 并行数据之CMOS

##接上一篇；本节介绍AD9361数字接口CMOS&LVDS&SPI最后一张表中四种工作模式的具体配置及时序波形图。
hcoolabc·2023-10-29 01:34

【AD9361 数字接口CMOS &LVDS&SPI】A 并行数据之CMOS

〇、综述本章介绍并行数据端口（P0_DP1_D）和串行外设接口（SPI），用于在AD9361和BBP之间传输数据和控制/状态信息。
hcoolabc·2023-10-29 01:34

【AD9361 数字接口CMOS &LVDS&SPI】B 并行数据之CMOS 续

续【AD9361数字接口CMOS&LVDS&SPI】B并行数据之CMOS数据总线空闲和周转周期（CMOS）P0_D[11：0]和P1_D[11：0]总线信号通常由BBP或AD9361有源驱动。
hcoolabc·2023-10-29 01:30

AD9361 官方例程

AD936x系列快速入口SW部分在：AD9361官方例程详解（一）和AD9361官方例程详解（二）MSK通信，物理层：MSK调制，MSK接收正在进行OFDM调制（一）…HDL部分详细内容在AD9361官方例程详解
lwd_up·2023-10-20 20:28

AD9361 介绍 (中)

AD936x系列快速入口校准、数据接口(CMOS)在AD9361介绍(下)MGC、SlowAGC、FastAGC补充：AD9361补充（上）通过AD936xEvaluationSoftware加深了解：
lwd_up·2023-10-20 20:27

AD9361 介绍 (上)

AD936x系列快速入口增益控制、时钟和PLL、ENSM在AD9361介绍(中)MGC、SlowAGC、FastAGC补充：AD9361补充（上）通过AD936xEvaluationSoftware加深了解
lwd_up·2023-10-20 20:27

Xilinx Zynq ZC706 + AD-FMCOMMS3-EBZ 之 Linux静态IP地址设置

接收、发送、滤波器AD9361介绍（上）增益控制、时钟和PLL、ENSMAD9361介绍(中)校准、数据接口(CMOS)AD9361介绍(下)数据接口(LVDS)SPI和附加接口信号在AD9361介绍(
lwd_up·2023-09-07 07:42

AD9361开发:接收与发送滤波器配置

接收端滤波器：一.模拟端的滤波器：1.夸阻低通滤波器(TIALPF)该滤波器的3dB带宽可进行变成控制，一般3dB带宽校准到信号基带带宽的2.5倍2.基带低通滤波器(BBLPF)该滤波器的3dB带宽可进行变成控制，一般3dB带宽校准到信号基带带宽的1.4倍二.数字端滤波器1.滤波器属性HB1,HB2以及HB3/DEC3三个滤波器的系数参数固定，其对应的冲激响应系数以及幅频特性如下：(1)半带滤波器
翟二狗爱学习·2023-06-16 20:31

AD9361、AD9613高速AD采集处理开发案例，基于C6678+Kintex-7

开发平台评估板基于TITMS320C6678DSP+XilinxKintex-7FPGA图1AD模块（1）AD9361模块图2AD9613模块图3AD9361案例案例说明本案例基于ADIAD9361模块
Tronlong创龙·2023-04-02 00:56

AD936x 系列快速入口

结构、辅助功能、接收链、发送链、滤波器：AD9361介绍（上）增益控制、时钟和PLL、ENSM：AD9361介绍(中)校准、数据接口(CMOS)：AD9361介绍(下)数据接口(LVDS)、SPI和附加接口信号
lwd_up·2023-02-04 19:58

AD9361 官方例程详解（一）

AD936x系列快速入口AD9361官方例程MSK调制文章目录前言一、Deviceselection、Identificationnumber、ReferenceClock、BaseConfiguration1.1Deviceselection1.2Identificationnumber1.3ReferenceClock1.4BaseConfiguration
lwd_up·2023-02-04 19:58

利用SPI协议配置AD9361寄存器

AD9361接口规范串行外设接口（SPI）SPI总线为AD9361的全数字控制提供了可能。每个SPI寄存器的位宽为8位，每个寄存器包含控制位、状态监测或控制设备所有功能的其他设置。
FPGA探索者·2022-07-23 07:54

仿真测试一个2路、4路IQ数据转成字节流的模块

模块代码如下：将4路（可以通过使能控制是使用2路）的12位从AD9361采集到的原始数据转换成字节流（用以发送给后续的FPGA实现的千兆以太网）。
mcupro·2022-03-23 08:17

基于XC7Z100+AD9361的双收双发无线电射频板卡

一、板卡概述板卡基于Xilinx公司的SoC架构（ARM+FPGA）的ZYNQ7100芯片和ADI公司高集成度的捷变射频收发器AD9361，实现频谱范围70MHz~6GHz，模拟带宽200KHz~56MHz
硬件研发·2022-02-17 17:00

使用AD9361完成MSK，GMSK信号的发射

使用AD9361完成MSK，GMSK信号的发射源码地址：AD9361_TX_MSK源码地址：AD9361_TX_1MHz_Baseband_800Hz_IF源码地址：AD9361_TX_GMSK配置ad9361
安公子_·2021-06-06 19:20
上一页 1 2 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他