vivado中导出信号数据

在测试代码中添加以下代码:

    reg [15:0] q1 = 16'd0;
    integer file;

    initial begin
        file = $fopen("C:/Users/Administrator/Desktop/data_o.csv","w");  //注意路径/
    end

    always @(posedge rd_clk) begin
        if(q1 < 16'd4000) begin
            $fwrite(file,"%h\n", data_o [15:0]);  //data_o为需要保存的信号数据
            q1 <= q1 + 16'd1;
        end
        else begin
            q1 <= q1;
            $fclose(file);
        end
    end

你可能感兴趣的:(FPGA)