xyz_
xyz_

【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验

文章目录

  • 7. PL 按键中断实验
    • 工程建立
    • 下载调试

7. PL 按键中断实验

  • 前面的定时器中断实验的中断属于PS 内部的中断
  • 本实验中断来自 PL PS 最大可以 接收16 个来自 PL 的中断信号，都是上升沿或高电平触发
  • 本实验用按键中断来控制 LED
    【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验_第1张图片

工程建立

  • 本实验所用的 Vivado 工程只需要在“ ps_axi_led ”这个工程上添加用于按键输入的 AXI GPIO 就可以
    【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验_第2张图片
  • 新的工程名为“ ps_axi_key
    【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验_第3张图片
  • 添加一个 AXI GPIO
  • 配置 GPIO 参数，都为输入，宽度为 1 ，使能中断
  • 使用自动连接
  • 再把端口名称改为 keys
  • 配置 ZYNQ 处理器的中断，勾选 IRQ_F2P
  • 连接 ip2intc_irpt 到 IRQ_F2Q
  • 修改 xdc 约束文件
  • 保存 设计，编译生成 bit 文件
    【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验_第4张图片

【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验_第5张图片
【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验_第6张图片
【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验_第7张图片
【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验_第8张图片
【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验_第9张图片
【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验_第10张图片

下载调试

  • 运行 SDK ，由于是从其他工程复制而来 SDK 下有很多我 们不需要的文件，全部删除，然后关闭 SDK 重新运行
    【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验_第11张图片
  • 新建一个 APP
    【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验_第12张图片
  • 设置 Project name 为“ key_test
    【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验_第13张图片
  • 程序编写的情况下，我们尽量使用 SDK 自带例程来修改
    【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验_第14张图片
  • 选择“ xgpio_intr_tapp_example
    【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验_第15张图片
  • 导入例程以后有未定义的错误，我们需要修改部分代码
    【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验_第16张图片
  • 修改 GPIO 和中断号的宏定义
    【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验_第17张图片
  • 修改测试延时时间，让我们有足够的时间去按按键
    【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验_第18张图片
  • 打开串口终端，运行程序
    【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验_第19张图片
  • 如果一直不按按键，串口显示“ No button pressed …””，如果按下 PL KEY1 按键 显示“ Successfully ran Gpio Interrupt Tapp Example”
    【FPGA】Xilinx_ZYNQ7Z020——7. PL 按键中断实验_第20张图片

你可能感兴趣的:(FPGA)

  • FPGA在空间领域应用的权衡之道 forgeda EDA硬件辅助验证fpga开发硬件架构嵌入式硬件EDA硬件辅助验证故障注入测试SEUEmulation商业航天
    新官上任，干货较多。去年10月30日，紫光国微在投资者关系活动中表示，对FPGA产品的国产化率以及未来价格压力趋势的答复是，除了个别品类外，FPGA领域已基本完成国产化替代。价格竞争激烈，现有存量市场需求不足，导致产品价格成为重要竞争手段等。价格是市场新进入者的唯一机会，FPGA行业自然也不例外。当下火热的“智算概念”，如果说GPU在数据中心堆算力的方式有多风光，那么在追求性能之外，必须权衡SWa
  • QUARTUS使用之2： signaltap笔记 weixin_39274156 signaltapFPGAalteraquatusiisignaltap
    signaltap笔记时间：2019年10月23日地点：苏州前言之前一直使用chipscope有四年时间，习惯了ISE的CDC使用，我个人的习惯是当FPGA编译时间小于十五分钟时，更愿意使用在线逻辑分析仪，这样的结果更真实，当然Modelsim仿真是很重要的。但是最近工作需要使用ALTERA的FPGA芯片，这就需要我学会使用quartus,我个人认为signaltap在线逻辑分析仪是必须要掌握的软
  • Verilog呼吸灯项目实战指南 酸甜草莓二侠
    本文还有配套的精品资源，点击获取简介：本项目“breathLED.zip”详细介绍了利用Verilog硬件描述语言实现呼吸灯效果的完整流程。从Verilog基础到C语言仿真，再到实际的Verilog仿真、工程建立和硬件烧录，详细讲述了在FPGA设计中的每个关键步骤。涵盖了时钟信号定义、计数器和比较器的设计、Testbench编写、编译综合、布局布线以及最终的硬件烧录与调试。本项目不仅提供了实践指南
  • 基于FPGA的DDS设计 Squirrels43 verilogfpga
    文章目录目标一、DDS电路核心RTL1.设计一个DDS的核心RTL代码。2.使用Matlab生成DDS的波表ROM3.验证目标二、DDS开发板测试平台1.使用Quartus的SignalTAP观察DDS的输出波形2.导出SignalTAP的捕获数据至电脑（生成List文件）3.用UltraEdit的列操作模式编辑数据格式。（matlab变量定义）4.使用Matlab分析DDS生成的正弦信号的频谱纯
  • [读书日志]8051软核处理器设计实战（基于FPGA）第六篇：8051软核处理器指令支持添加（verilog） JoneMaster JM读书日志系列fpga开发
    5.4为主体程序添加指令接下来我们来为主体程序添加指令。在开始之前，我们有必要先把目前的代码展示出来：//`defineTYPE8052moduler8051(inputwireclk,inputwirerst,inputwirecpu_en,inputwirecpu_restart,outputregrom_en,outputreg[15:0]rom_addr,inputwire[7:0]rom
  • 国内优秀的FPGA设计公司主要分布在哪些城市？ 博览鸿蒙 FPGAfpga开发
    近年来，国内FPGA行业发展迅速，随着5G通信、人工智能、大数据等新兴技术的崛起，FPGA设计企业的需求也迎来了爆发式增长。很多技术人才在求职时都会考虑城市的行业分布和发展潜力。因此，国内优秀的FPGA设计公司主要分布在哪些城市？以下将对国内FPGA企业集中的城市进行梳理。北京北京在我国FPGA产业发展中有着重要地位，尤其在设计和应用领域有较大优势，形成了完整的研发和产业生态。目前，北京主要的产业
  • 基于FPGA的简易RLC测量仪设计与实现 耄先森吖
    本文还有配套的精品资源，点击获取简介：RLC测量仪用于检测电路中电阻、电感和电容参数，对于电子工程和电路设计至关重要。本文将详细探讨简易RLC测量仪的设计与实现，特别关注其自动换档测量技术和采用的FPGA技术。FPGA提供并行处理能力和高速运算，能够快速响应测量信号并调整测量范围。本文还提供了测量仪的硬件逻辑设计、测量算法和软件实现，以及技术文档说明，对于理解RLC测量仪的实现细节和使用方法具有重
  • FPGA USB2.0串口通信项目设计与实现 瞬泉
    本文还有配套的精品资源，点击获取简介：本项目主要围绕FPGA（Field-ProgrammableGateArray）和Verilog语言，实现USB（通用串行总线）2.0标准的串口通信功能。项目涵盖了从时钟配置到物理层接口的全套设计过程，包括UART通信的帧同步、波特率生成、握手协议等。项目文档和代码可能包含Verilog代码文件、测试平台配置、波形记录文件、编译脚本和用户手册，以助于开发者理解
  • FPGA开发中的团队协作：构建高效协同的关键路径 whik1194 fpga开发
    一、团队成员角色与职责FPGA工程师核心设计：负责FPGA的逻辑设计与代码实现，依据项目需求，运用硬件描述语言（如Verilog或VHDL）完成模块功能编写。例如在设计一个高速数据采集系统时，编写数据采集、缓存及预处理的逻辑代码。功能仿真与验证：使用仿真工具对所编写的代码进行功能验证，确保逻辑设计符合预期。像在完成数字滤波器模块代码后，通过仿真测试不同输入信号下的输出，检查滤波效果。时序分析与优化
  • 设计Xnorgate FPGA同或门 CodeWG fpga开发matlab
    设计XnorgateFPGA同或门同或门是一种基本的逻辑门电路，它的输出与输入相反当且仅当所有输入都相同。在这篇文章中，我们将会介绍如何使用FPGA实现Xnorgate同或门电路。首先，我们需要了解FPGA(FieldProgrammableGateArray)是一种可编程的数字逻辑芯片，它可以通过编程来实现各种数字逻辑电路。在本文中，我们将使用Altera公司的QuartusII软件来进行FPG
  • FPGA工程师有哪些？（设计、验证与应用） 博览鸿蒙 FPGAfpga开发
    随着FPGA技术的发展和应用领域的拓展，FPGA工程师的岗位也越来越细分。FPGA产业链涉及多个环节，每个环节都需要不同类型的工程师协同工作。本文将梳理FPGA领域的主要工程师类型，帮助读者更好地了解该行业。FPGA设计环节系统架构师（SystemArchitect）：这是FPGA领域的资深职位，需要对系统架构、FPGA技术、应用场景等有深入的理解。架构师负责定义系统级规范、制定FPGA架构方案、
  • FPGA在高速数据采集系统中的应用！！！ FPGA资料库 fpga开发fpgaverilog物联网stm32
    FPGA（现场可编程门阵列）在高速数据采集系统中的应用非常广泛，主要得益于其并行处理能力、可编程性和高速接口特性。以下是FPGA在高速数据采集系统中的详细应用，以及一些具体例子：1.应用背景高速数据采集系统通常用于需要高采样率和大数据量处理的场合，如雷达信号处理、医疗成像、高速通信等。FPGA因其独特的硬件架构，能够有效处理高速数据流，因此在这些系统中扮演着关键角色。2.应用内容2.1数据采集接口
  • 基于DSP+FPGA高速运动控制器设计 深圳信迈科技DSP+ARM+FPGA 运动控制器国产ARM+FPGAfpga开发运动控制器
    基于“PC+运动控制器”结构的开放式机器人运动控制系统能够充分利用PC开放程度高、通用性好、处理能力强等特点以及运动控制器运算速度快、实时性能好、控制能力强等特点，因此得到较快发展，成为目前的研究热点。但目前采用此种结构的开放式机器人运动控制系统中，不管是控制器供应商所提供的运动控制器或者是科研人员自主设计的运动控制器，在通用性、软硬件可重构方面都存在一些问题，影响着机器人运动控制系统的开放性。因
  • FPGA与ASIC：深度解析与职业选择 博览鸿蒙 FPGAfpga开发制造
    IC（集成电路）行业涵盖广泛，涉及数字、模拟等不同研究方向，以及设计、制造、封测等不同产业环节。其中，FPGA（现场可编程门阵列）和ASIC（专用集成电路）是两种重要的芯片类型，经常让初入行者或转行者面临选择难题。本文将深入剖析FPGA与ASIC的区别，帮助读者更好地理解并做出职业规划。概念辨析FPGA(FieldProgrammableGateArray)：本质上是一种芯片，允许用户通过编程配置
  • Xilinx FPGA全局时钟和第二全局时钟资源的使用方法 yundanfengqing_nuc FPGA
    “全局时钟和第二全局时钟资源”是FPGA同步设计的一个重要概念。合理利用该资源可以改善设计的综合和实现效果；如果使用不当，不但会影响设计的工作频率和稳定性等，甚至会导致设计的综合、实现过程出错。本文总结了XilinxFPGA全局时钟和第二全局时钟资源的使用方法，并强调了应用中的注意事项。目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更
  • FPGA-全局时钟缓冲IBUFG BUFG IBUFGDS ODDR2 kelinnn FPGAfpga嵌入式buffer
    学习内容全局时钟缓冲，输入缓冲，输出缓冲开发环境xilinxspartan6、ISE14.7、modelsim10.5写在前面的话当你用ISE14.7时可能会出现如下的报错Thisdesigncontainsaglobalbufferinstance,,drivingthenet,,thatisdrivingthefollowing(first30)non-clockloadpins.Thisde
  • ZYNQ&FPGA 时钟IP核（MMCM PLL）实验 Nadukab fpgaverilog嵌入式
    时钟资源简介：7系列的FPGA使用了专用的全局(Global)和区域(Regional)时钟资源来管理和设计不同的时钟需求。ClockManagementTiles(CMT)提供了时钟合成(Clockfrequencysynthesis)，倾斜矫正(deskew)，过滤抖动(jitterfiltering)功能。一个CMT包括一个MMCM和一个PLL。7系列FPGA高层次时钟结构视图：ClockR
  • FPGA 时钟树缓存布局布线 cckkppll fpga开发
    时钟树缓存布局布线在以下阶段，Vivado布局器确定MMCM/PLL，全局时钟缓存和时钟根的位置，同时遵守物理XDC约束：1.I/O和时钟布局布局器根据连接规则和用户约束布局I/O缓存和MMCM/PLL。布局器将时钟缓存分配给时钟区域，但不分配给单个site位置，除非使用LOC属性进行约束。只有仅驱动非时钟负载的时钟缓存可以基于它们的驱动器和负载的布局移动到该流程中稍后的不同时钟区域。在此阶段的任
  • FPGA时钟域处理 cycf fpga开发
    FPGA时钟域处理文章目录FPGA时钟域处理前言一、时钟域的管理1时钟资源二、跨时钟域设计1.1单bit信号跨时钟域1.1.1慢到快1.1.2快到慢1.1.3慢到快1.2多bit（这里指简单的多个控制信号）三、时钟域区域划分四使用衍生时钟的注意事项4.1原则14.2原则24.3原则3总结前言FPGA在代码设计的时候要考虑不同功能会有不同的时钟域，在设计构思的时候就要考虑到框图中的时钟域划分。一般都
  • 什么是FPGA开发？ 博览鸿蒙 FPGAfpga开发
    FPGA（Field-ProgrammableGateArray），即现场可编程门阵列，是一种通过编程方式实现特定功能的集成电路。与传统的ASIC（专用集成电路）相比，FPGA具有灵活性高、开发周期短、成本相对较低等优势，因此在通信、数据中心、汽车、工业控制等领域得到广泛应用。如果按照应用场景给FPGA应用分类，可以分为高速接口、数据处理、逻辑控制等，在实际工作中也可以根据这些方向进行求职。虽然不
  • FPGA Verilog 阻塞赋值和非阻塞赋值 杭州秃头程序猿 fpga开发嵌入式硬件
    阻塞赋值和非阻塞赋值的区别阻塞赋值阻塞赋值（=）必须是阻塞赋值完成后，才进行下一条语句的执行；赋值一旦完成，等号左边的变量值立即变化。串行，立即生效。如b=a;赋值语句执行完后,块才结束。b的值在赋值语句执行完后立刻就改变的。可能会产生意想不到的结果。非阻塞赋值非阻塞赋值（<=），在赋值开始时计算表达式右边的值，在本次仿真周期结束时才更新被赋值变量，即赋值不是立即生效的；非阻塞赋值允许块中其他语句
  • 简单组合逻辑 一条九漏鱼 verilog开发实战指南fpga开发
    多路选择器在多路数据传输过程中，能够将任意一路选出来的电路叫做数据选择器，也称多路选择器。对于一个具有2^n个输入和一个输出的多路选择器，有n个选择变量，多路选择器也是FPGA内部的一个基本资源，主要用于内部信号的选通。简单的多路选择器还可以通过级联生成更大的多路选择器。译码器译码是编码的逆过程，在编码时，每一种二级制都有特定的含义，都表示一个确定的信号。把代码状态的含义翻译出来的过程叫做译码，实
  • ARM、DSP和FPGA技术浅析 mosquito88881 嵌入式ARMDSP和FPGA技术浅析
    摘要：本文简要的介绍了ARM、DSP和FPGA的区别和发展趋势。1、ARM与DSP和FPGA简介ARM（AdvancedRISCMachines）是微处理器行业的一家知名企业，设计了大量高性能、低价、低功耗的RISC处理器,研究微处理器相关技术，以及开发工具等。ARM架构是面向低预算市场设计的第一款RISC微处理器，基本是32位单片机的行业标准，它提供一系列内核、体系扩展、微处理器和系统芯片方案，
  • 工程师思维是什么？FPGA工程师要有哪些思维习惯？ 博览鸿蒙 FPGAfpga开发
    芯片工程师（包括FPGA工程师）仅仅拥有知识基础和工作技能是不够的。思维方式同样至关重要。正如柏拉图所说，“思维是灵魂的自我谈话”。在FPGA行业，良好的思维习惯对工程师来说尤为重要。那么，FPGA工程师应该具备哪些核心思维习惯呢？全局思维全局思维是指考虑问题时能够由点及线，由线及面地进行系统性思考。简单来说，就是要有大局观。以FPGA设计为例，一个模块代码的修改并非简单地修改代码就完成了。工程师
  • 零中频接收机探讨 xfaxisss 技术分享硬件架构
    随着信息技术的发展，数字及模拟对信号带宽要求越来越高，传统超外差结构复杂，成本高昂，且带宽增加对带内平坦度带来巨大挑战，大规模数字FPGA的发展，使得采用零中频技术可实现大带宽信号处理，降低硬件成本。图1传统超外差接收机结构需要考虑镜像抑制，预选滤波，中频滤波，设计结构复杂；可能需要采用多个高中频，带来带内不平坦、杂散等问题。图2模拟零中频接收机架构没有镜像抑制要求；采用相同ADC情况下，带宽是超
  • (179)时序收敛---＞(29)时序收敛二九 FPGA系统设计指南针 FPGA系统设计(内训)fpga开发时序收敛
    1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛二九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）
  • (180)时序收敛---＞(30)时序收敛三十 FPGA系统设计指南针 FPGA系统设计(内训)fpga开发时序收敛
    1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）
  • (158)时序收敛---＞(08)时序收敛八 FPGA系统设计指南针 FPGA系统设计(内训)fpga开发时序收敛
    1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛八（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）F
  • (159)时序收敛---＞(09)时序收敛九 FPGA系统设计指南针 FPGA系统设计(内训)fpga开发时序收敛
    1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）F
  • (160)时序收敛---＞(10)时序收敛十 FPGA系统设计指南针 FPGA系统设计(内训)fpga开发时序收敛
    1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）F
  • 遍历dom 并且存储（将每一层的DOM元素存在数组中） 换个号韩国红果果 JavaScripthtml
    数组从0开始！！ var a=[],i=0; for(var j=0;j<30;j++){ a[j]=[];//数组里套数组，且第i层存储在第a[i]中 } function walkDOM(n){ do{ if(n.nodeType!==3)//筛选去除#text类型 a[i].push(n); //con
  • Android+Jquery Mobile学习系列(9)-总结和代码分享 白糖_ JQuery Mobile
    目录导航   经过一个多月的边学习边练手，学会了Android基于Web开发的毛皮，其实开发过程中用Android原生API不是很多，更多的是HTML/Javascript/Css。   个人觉得基于WebView的Jquery Mobile开发有以下优点： 1、对于刚从Java Web转型过来的同学非常适合，只要懂得HTML开发就可以上手做事。 2、jquerym
  • impala参考资料 dayutianfei impala
    记录一些有用的Impala资料   1. 入门资料 >>官网翻译：     http://my.oschina.net/weiqingbin/blog?catalog=423691   2. 实用进阶 >>代码&架构分析：     Impala/Hive现状分析与前景展望：http
  • JAVA 静态变量与非静态变量初始化顺序之新解 周凡杨 java静态非静态顺序
    今天和同事争论一问题，关于静态变量与非静态变量的初始化顺序，谁先谁后，最终想整理出来！测试代码： import java.util.Map; public class T { public static T t = new T(); private Map map = new HashMap(); public T(){ System.out.println(&quo
  • 跳出iframe返回外层页面 g21121 iframe
    在web开发过程中难免要用到iframe，但当连接超时或跳转到公共页面时就会出现超时页面显示在iframe中，这时我们就需要跳出这个iframe到达一个公共页面去。 首先跳转到一个中间页，这个页面用于判断是否在iframe中，在页面加载的过程中调用如下代码： <script type="text/javascript"> //<!-- function
  • JAVA多线程监听JMS、MQ队列 510888780 java多线程
    背景：消息队列中有非常多的消息需要处理，并且监听器onMessage（）方法中的业务逻辑也相对比较复杂，为了加快队列消息的读取、处理速度。可以通过加快读取速度和加快处理速度来考虑。因此从这两个方面都使用多线程来处理。对于消息处理的业务处理逻辑用线程池来做。对于加快消息监听读取速度可以使用1.使用多个监听器监听一个队列；2.使用一个监听器开启多线程监听。 对于上面提到的方法2使用一个监听器开启多线
  • 第一个SpringMvc例子 布衣凌宇 spring mvc
    第一步：导入需要的包； 第二步：配置web.xml文件 <?xml version="1.0" encoding="UTF-8"?> <web-app version="2.5" xmlns="http://java.sun.com/xml/ns/javaee" xmlns:xsi=
  • 我的spring学习笔记15-容器扩展点之PropertyOverrideConfigurer aijuans Spring3
    PropertyOverrideConfigurer类似于PropertyPlaceholderConfigurer，但是与后者相比，前者对于bean属性可以有缺省值或者根本没有值。也就是说如果properties文件中没有某个bean属性的内容，那么将使用上下文（配置的xml文件）中相应定义的值。如果properties文件中有bean属性的内容，那么就用properties文件中的值来代替上下
  • 通过XSD验证XML antlove xmlschemaxsdvalidationSchemaFactory
    1. XmlValidation.java package xml.validation; import java.io.InputStream; import javax.xml.XMLConstants; import javax.xml.transform.stream.StreamSource; import javax.xml.validation.Schem
  • 文本流与字符集 百合不是茶 PrintWrite()的使用字符集名字 别名获取
    文本数据的输入输出;           输入;数据流,缓冲流         输出;介绍向文本打印格式化的输出PrintWrite();   package 文本流; import java.io.FileNotFound
  • ibatis模糊查询sqlmap-mapping-**.xml配置 bijian1013 ibatis
            正常我们写ibatis的sqlmap-mapping-*.xml文件时，传入的参数都用##标识，如下所示： <resultMap id="personInfo" class="com.bijian.study.dto.PersonDTO"> <res
  • java jvm常用命令工具——jdb命令(The Java Debugger) bijian1013 javajvmjdb
            用来对core文件和正在运行的Java进程进行实时地调试，里面包含了丰富的命令帮助您进行调试，它的功能和Sun studio里面所带的dbx非常相似，但 jdb是专门用来针对Java应用程序的。         现在应该说日常的开发中很少用到JDB了，因为现在的IDE已经帮我们封装好了，如使用ECLI
  • 【Spring框架二】Spring常用注解之Component、Repository、Service和Controller注解 bit1129 controller
    在Spring常用注解第一步部分【Spring框架一】Spring常用注解之Autowired和Resource注解（http://bit1129.iteye.com/blog/2114084）中介绍了Autowired和Resource两个注解的功能，它们用于将依赖根据名称或者类型进行自动的注入，这简化了在XML中，依赖注入部分的XML的编写，但是UserDao和UserService两个bea
  • cxf wsdl2java生成代码super出错,构造函数不匹配 bitray super
        由于过去对于soap协议的cxf接触的不是很多,所以遇到了也是迷糊了一会.后来经过查找资料才得以解决. 初始原因一般是由于jaxws2.2规范和jdk6及以上不兼容导致的.所以要强制降为jaxws2.1进行编译生成.我们需要少量的修改: 我们原来的代码 wsdl2java com.test.xxx -client http://..... 修改后的代
  • 动态页面正文部分中文乱码排障一例 ronin47
    公司网站一部分动态页面，早先使用apache+resin的架构运行，考虑到高并发访问下的响应性能问题，在前不久逐步开始用nginx替换掉了apache。 不过随后发现了一个问题，随意进入某一有分页的网页，第一页是正常的（因为静态化过了）；点“下一页”，出来的页面两边正常，中间部分的标题、关键字等也正常，唯独每个标题下的正文无法正常显示。 因为有做过系统调整，所以第一反应就是新上
  • java-54- 调整数组顺序使奇数位于偶数前面 bylijinnan java
    import java.util.Arrays; import java.util.Random; import ljn.help.Helper; public class OddBeforeEven { /** * Q 54 调整数组顺序使奇数位于偶数前面 * 输入一个整数数组，调整数组中数字的顺序，使得所有奇数位于数组的前半部分，所有偶数位于数组的后半
  • 从100PV到1亿级PV网站架构演变 cfyme 网站架构
    一个网站就像一个人，存在一个从小到大的过程。养一个网站和养一个人一样，不同时期需要不同的方法，不同的方法下有共同的原则。本文结合我自已14年网站人的经历记录一些架构演变中的体会。 1：积累是必不可少的 架构师不是一天练成的。 1999年，我作了一个个人主页，在学校内的虚拟空间，参加了一次主页大赛，几个DREAMWEAVER的页面，几个TABLE作布局，一个DB连接，几行PHP的代码嵌入在HTM
  • [宇宙时代]宇宙时代的GIS是什么？ comsci Gis
           我们都知道一个事实，在行星内部的时候，因为地理信息的坐标都是相对固定的，所以我们获取一组GIS数据之后，就可以存储到硬盘中，长久使用。。。但是，请注意，这种经验在宇宙时代是不能够被继续使用的          宇宙是一个高维时空
  • 详解create database命令 czmmiao database
    完整命令 CREATE DATABASE mynewdb   USER SYS IDENTIFIED BY sys_password   USER SYSTEM IDENTIFIED BY system_password   LOGFILE GROUP 1 ('/u01/logs/my/redo01a.log','/u02/logs/m
  • 几句不中听却不得不认可的话 datageek
    1、人丑就该多读书。 2、你不快乐是因为：你可以像猪一样懒，却无法像只猪一样懒得心安理得。 3、如果你太在意别人的看法，那么你的生活将变成一件裤衩，别人放什么屁，你都得接着。 4、你的问题主要在于：读书不多而买书太多，读书太少又特爱思考，还他妈话痨。 5、与禽兽搏斗的三种结局：(1)、赢了，比禽兽还禽兽。(2)、输了，禽兽不如。(3)、平了，跟禽兽没两样。结论：选择正确的对手很重要。 6
  • 1 14:00 PHP中的“syntax error, unexpected T_PAAMAYIM_NEKUDOTAYIM”错误 dcj3sjt126com PHP
    原文地址：http://www.kafka0102.com/2010/08/281.html   因为需要，今天晚些在本机使用PHP做些测试，PHP脚本依赖了一堆我也不清楚做什么用的库。结果一跑起来，就报出类似下面的错误：“Parse error: syntax error, unexpected T_PAAMAYIM_NEKUDOTAYIM in /home/kafka/test/
  • xcode6 Auto layout and size classes dcj3sjt126com ios
    官方GUI   https://developer.apple.com/library/ios/documentation/UserExperience/Conceptual/AutolayoutPG/Introduction/Introduction.html   iOS中使用自动布局（一）   http://www.cocoachina.com/ind
  • 通过PreparedStatement批量执行sql语句【sql语句相同，值不同】 梦见x光 sql事务批量执行
    比如说：我有一个List需要添加到数据库中，那么我该如何通过PreparedStatement来操作呢？ public void addCustomerByCommit(Connection conn , List<Customer> customerList) {    String sql = "inseret into customer(id
  • 程序员必知必会----linux常用命令之十【系统相关】 hanqunfeng Linux常用命令
    一.linux快捷键 Ctrl+C : 终止当前命令 Ctrl+S : 暂停屏幕输出 Ctrl+Q : 恢复屏幕输出 Ctrl+U : 删除当前行光标前的所有字符 Ctrl+Z : 挂起当前正在执行的进程 Ctrl+L : 清除终端屏幕，相当于clear   二.终端命令 clear : 清除终端屏幕 reset : 重置视窗，当屏幕编码混乱时使用 time com
  • NGINX IXHONG nginx
    pcre 编译安装 nginx conf/vhost/test.conf   upstream admin { server 127.0.0.1:8080; }   server {                 listen       80; &
  • 设计模式--工厂模式 kerryg 设计模式
    工厂方式模式分为三种：   1、普通工厂模式：建立一个工厂类，对实现了同一个接口的一些类进行实例的创建。   2、多个工厂方法的模式：就是对普通工厂方法模式的改进，在普通工厂方法模式中，如果传递的字符串出错，则不能正确创建对象，而多个工厂方法模式就是提供多个工厂方法，分别创建对象。   3、静态工厂方法模式：就是将上面的多个工厂方法模式里的方法置为静态，
  • Spring InitializingBean/init-method和DisposableBean/destroy-method mx_xiehd javaspringbeanxml
    1.initializingBean/init-method 实现org.springframework.beans.factory.InitializingBean接口允许一个bean在它的所有必须属性被BeanFactory设置后，来执行初始化的工作，InitialzingBean仅仅指定了一个方法。 通常InitializingBean接口的使用是能够被避免的，（不鼓励使用，因为没有必要
  • 解决Centos下vim粘贴内容格式混乱问题 qindongliang1922 centosvim
    有时候，我们在向vim打开的一个xml，或者任意文件中，拷贝粘贴的代码时，格式莫名其毛的就混乱了，然后自己一个个再重新，把格式排列好，非常耗时，而且很不爽，那么有没有办法避免呢？ 答案是肯定的，设置下缩进格式就可以了，非常简单： 在用户的根目录下 直接vi  ~/.vimrc文件 然后将set pastetoggle=<F9> 写入这个文件中，保存退出，重新登录，
  • netty大并发请求问题 tianzhihehe netty
    多线程并发使用同一个channel java.nio.BufferOverflowException: null at java.nio.HeapByteBuffer.put(HeapByteBuffer.java:183) ~[na:1.7.0_60-ea] at java.nio.ByteBuffer.put(ByteBuffer.java:832) ~[na:1.7.0_60-ea]
  • Hadoop NameNode单点问题解决方案之一 AvatarNode wyz2009107220 NameNode
    我们遇到的情况 Hadoop NameNode存在单点问题。这个问题会影响分布式平台24*7运行。先说说我们的情况吧。 我们的团队负责管理一个1200节点的集群(总大小12PB)，目前是运行版本为Hadoop 0.20，transaction logs写入一个共享的NFS filer(注：NetApp NFS Filer)。 经常遇到需要中断服务的问题是给hadoop打补丁。 DataNod
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他