open_chengzhen
open_chengzhen

Vivado中FIFO遇到【Common17-55】警告总结

 
  
 
  
在使用Vivado进行开发的时候，有时候使用fifo会报如下严重警告[Common17-55] 'get_property' expects at least one object [ “k7_srio_prj.srcs/sources_1 /ip/fifo_generator_0 /fifo_generator_0 /fifo_generator_ 0_clocks. xdc ": 64 ]  ，由于能继续向下进行生成bit文件，所以没有太注意，今天调试工程的时候又遇到该问题，随决定花些时间解决下。
 
  
        根据警告提示查看xdc文件，发下如下两行代码如下：
 
  
 
  
 
  
set wr_clock         [get_clocks -of_objects [get_ports wr_clk]]
set rd_clock         [get_clocks -of_objects [get_ports rd_clk]]
 
  
在Xilinx官网上AR# 63960给出了答案，get_clocks-of_objects 用于获得时钟名称，如果不在该xdc应用前定义fifo中wr_clk、rd_clk管脚的时钟名称，就会报出如上严重警告。通过tcl命令report_compile_order-constraints可以获得工程中调用xdc文件的顺序。fifo_generator_0_clocks.xdc在工程主k7_srio_top.xdc文件之后进行调用，而在k7_srio_top.xdc文件并未对fifo使用的时钟进行命名，所以就会出现严重警告。
 
  
Vivado中FIFO遇到【Common17-55】警告总结_第1张图片
 
  
在k7_srio_top.xdc文件加入如下语句，用于创建fifo rd_clk wr_clk时钟名称，既可以解决该问题，加入如下代码：
 
  
 
  
create_clock -period 104166.000 -nameuart_tx_clk -waveform {0.000 52083.000} -add [get_pinsuart_rx_tx_module/uart_clk_generate/uart_tx_clk_reg/Q]
create_clock -period 13020.000 -nameuart_rx_clk -waveform {0.000 6510.000} -add [get_pinsuart_rx_tx_module/uart_clk_generate/uart_rx_clk_reg/Q]
set_clock_groups -asynchronous -groupclk_out2_clk_wiz_0 -group uart_rx_clk
set_clock_groups -asynchronous -group clk_out2_clk_wiz_0 -group uart_tx_clk
 
  
 
    
  如有问题需要讨论， 微信 
  open_chengzhen qq 123186738 
  
 
  

 
  
 
  

 
  

 
  

 
  

 
 
 


                            

                        

                    

                    
                    

                    
                    
                    

                

                

                    
                

            

        

    

    

        
你可能感兴趣的:(FPGA)

        

            

                
    
                    
  • FPGA与ASIC：深度解析与职业选择
                        博览鸿蒙
FPGAfpga开发制造
                        
    IC（集成电路）行业涵盖广泛，涉及数字、模拟等不同研究方向，以及设计、制造、封测等不同产业环节。其中，FPGA（现场可编程门阵列）和ASIC（专用集成电路）是两种重要的芯片类型，经常让初入行者或转行者面临选择难题。本文将深入剖析FPGA与ASIC的区别，帮助读者更好地理解并做出职业规划。概念辨析FPGA(FieldProgrammableGateArray)：本质上是一种芯片，允许用户通过编程配置
    
                    
    • 
                    
  • Xilinx FPGA全局时钟和第二全局时钟资源的使用方法
                        yundanfengqing_nuc
FPGA
                        
    “全局时钟和第二全局时钟资源”是FPGA同步设计的一个重要概念。合理利用该资源可以改善设计的综合和实现效果；如果使用不当，不但会影响设计的工作频率和稳定性等，甚至会导致设计的综合、实现过程出错。本文总结了XilinxFPGA全局时钟和第二全局时钟资源的使用方法，并强调了应用中的注意事项。目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更
    
                    
    • 
                    
  • FPGA-全局时钟缓冲IBUFG BUFG IBUFGDS ODDR2
                        kelinnn
FPGAfpga嵌入式buffer
                        
    学习内容全局时钟缓冲，输入缓冲，输出缓冲开发环境xilinxspartan6、ISE14.7、modelsim10.5写在前面的话当你用ISE14.7时可能会出现如下的报错Thisdesigncontainsaglobalbufferinstance,,drivingthenet,,thatisdrivingthefollowing(first30)non-clockloadpins.Thisde
    
                    
    • 
                    
  • ZYNQ&FPGA 时钟IP核（MMCM PLL）实验
                        Nadukab
fpgaverilog嵌入式
                        
    时钟资源简介：7系列的FPGA使用了专用的全局(Global)和区域(Regional)时钟资源来管理和设计不同的时钟需求。ClockManagementTiles(CMT)提供了时钟合成(Clockfrequencysynthesis)，倾斜矫正(deskew)，过滤抖动(jitterfiltering)功能。一个CMT包括一个MMCM和一个PLL。7系列FPGA高层次时钟结构视图：ClockR
    
                    
    • 
                    
  • FPGA 时钟树缓存布局布线
                        cckkppll
fpga开发
                        
    时钟树缓存布局布线在以下阶段，Vivado布局器确定MMCM/PLL，全局时钟缓存和时钟根的位置，同时遵守物理XDC约束：1.I/O和时钟布局布局器根据连接规则和用户约束布局I/O缓存和MMCM/PLL。布局器将时钟缓存分配给时钟区域，但不分配给单个site位置，除非使用LOC属性进行约束。只有仅驱动非时钟负载的时钟缓存可以基于它们的驱动器和负载的布局移动到该流程中稍后的不同时钟区域。在此阶段的任
    
                    
    • 
                    
  • FPGA时钟域处理
                        cycf
fpga开发
                        
    FPGA时钟域处理文章目录FPGA时钟域处理前言一、时钟域的管理1时钟资源二、跨时钟域设计1.1单bit信号跨时钟域1.1.1慢到快1.1.2快到慢1.1.3慢到快1.2多bit（这里指简单的多个控制信号）三、时钟域区域划分四使用衍生时钟的注意事项4.1原则14.2原则24.3原则3总结前言FPGA在代码设计的时候要考虑不同功能会有不同的时钟域，在设计构思的时候就要考虑到框图中的时钟域划分。一般都
    
                    
    • 
                    
  • 什么是FPGA开发？
                        博览鸿蒙
FPGAfpga开发
                        
    FPGA（Field-ProgrammableGateArray），即现场可编程门阵列，是一种通过编程方式实现特定功能的集成电路。与传统的ASIC（专用集成电路）相比，FPGA具有灵活性高、开发周期短、成本相对较低等优势，因此在通信、数据中心、汽车、工业控制等领域得到广泛应用。如果按照应用场景给FPGA应用分类，可以分为高速接口、数据处理、逻辑控制等，在实际工作中也可以根据这些方向进行求职。虽然不
    
                    
    • 
                    
  • FPGA Verilog 阻塞赋值和非阻塞赋值
                        杭州秃头程序猿
fpga开发嵌入式硬件
                        
    阻塞赋值和非阻塞赋值的区别阻塞赋值阻塞赋值（=）必须是阻塞赋值完成后，才进行下一条语句的执行；赋值一旦完成，等号左边的变量值立即变化。串行，立即生效。如b=a;赋值语句执行完后,块才结束。b的值在赋值语句执行完后立刻就改变的。可能会产生意想不到的结果。非阻塞赋值非阻塞赋值（<=），在赋值开始时计算表达式右边的值，在本次仿真周期结束时才更新被赋值变量，即赋值不是立即生效的；非阻塞赋值允许块中其他语句
    
                    
    • 
                    
  • 简单组合逻辑
                        一条九漏鱼
verilog开发实战指南fpga开发
                        
    多路选择器在多路数据传输过程中，能够将任意一路选出来的电路叫做数据选择器，也称多路选择器。对于一个具有2^n个输入和一个输出的多路选择器，有n个选择变量，多路选择器也是FPGA内部的一个基本资源，主要用于内部信号的选通。简单的多路选择器还可以通过级联生成更大的多路选择器。译码器译码是编码的逆过程，在编码时，每一种二级制都有特定的含义，都表示一个确定的信号。把代码状态的含义翻译出来的过程叫做译码，实
    
                    
    • 
                    
  • ARM、DSP和FPGA技术浅析
                        mosquito88881
嵌入式ARMDSP和FPGA技术浅析
                        
    摘要：本文简要的介绍了ARM、DSP和FPGA的区别和发展趋势。1、ARM与DSP和FPGA简介ARM（AdvancedRISCMachines）是微处理器行业的一家知名企业，设计了大量高性能、低价、低功耗的RISC处理器,研究微处理器相关技术，以及开发工具等。ARM架构是面向低预算市场设计的第一款RISC微处理器，基本是32位单片机的行业标准，它提供一系列内核、体系扩展、微处理器和系统芯片方案，
    
                    
    • 
                    
  • 工程师思维是什么？FPGA工程师要有哪些思维习惯？
                        博览鸿蒙
FPGAfpga开发
                        
    芯片工程师（包括FPGA工程师）仅仅拥有知识基础和工作技能是不够的。思维方式同样至关重要。正如柏拉图所说，“思维是灵魂的自我谈话”。在FPGA行业，良好的思维习惯对工程师来说尤为重要。那么，FPGA工程师应该具备哪些核心思维习惯呢？全局思维全局思维是指考虑问题时能够由点及线，由线及面地进行系统性思考。简单来说，就是要有大局观。以FPGA设计为例，一个模块代码的修改并非简单地修改代码就完成了。工程师
    
                    
    • 
                    
  • 零中频接收机探讨
                        xfaxisss
技术分享硬件架构
                        
    随着信息技术的发展，数字及模拟对信号带宽要求越来越高，传统超外差结构复杂，成本高昂，且带宽增加对带内平坦度带来巨大挑战，大规模数字FPGA的发展，使得采用零中频技术可实现大带宽信号处理，降低硬件成本。图1传统超外差接收机结构需要考虑镜像抑制，预选滤波，中频滤波，设计结构复杂；可能需要采用多个高中频，带来带内不平坦、杂散等问题。图2模拟零中频接收机架构没有镜像抑制要求；采用相同ADC情况下，带宽是超
    
                    
    • 
                    
  • (179)时序收敛---＞(29)时序收敛二九
                        FPGA系统设计指南针
FPGA系统设计(内训)fpga开发时序收敛
                        
    1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛二九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）
    
                    
    • 
                    
  • (180)时序收敛---＞(30)时序收敛三十
                        FPGA系统设计指南针
FPGA系统设计(内训)fpga开发时序收敛
                        
    1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）
    
                    
    • 
                    
  • (158)时序收敛---＞(08)时序收敛八
                        FPGA系统设计指南针
FPGA系统设计(内训)fpga开发时序收敛
                        
    1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛八（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）F
    
                    
    • 
                    
  • (159)时序收敛---＞(09)时序收敛九
                        FPGA系统设计指南针
FPGA系统设计(内训)fpga开发时序收敛
                        
    1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）F
    
                    
    • 
                    
  • (160)时序收敛---＞(10)时序收敛十
                        FPGA系统设计指南针
FPGA系统设计(内训)fpga开发时序收敛
                        
    1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）F
    
                    
    • 
                    
  • (153)时序收敛---＞(03)时序收敛三
                        FPGA系统设计指南针
FPGA系统设计(内训)fpga开发时序收敛
                        
    1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）F
    
                    
    • 
                    
  • (121)DAC接口---＞(006)基于FPGA实现DAC8811接口
                        FPGA系统设计指南针
FPGA接口开发(项目实战)fpga开发FPGAIC
                        
    1目录（a）FPGA简介（b）IC简介（c）Verilog简介（d）基于FPGA实现DAC8811接口（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电
    
                    
    • 
                    
  • FPGA复位专题---（3）上电复位？
                        FPGA系统设计指南针
FPGA系统设计(内训)fpga开发
                        
    （3）上电复位？1目录（a）FPGA简介（b）Verilog简介（c）复位简介（d）上电复位？（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限
    
                    
    • 
                    
  • (182)时序收敛---＞(32)时序收敛三二
                        FPGA系统设计指南针
FPGA系统设计(内训)fpga开发时序收敛
                        
    1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三二（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。（b）
    
                    
    • 
                    
  • 使用FPGA接收MIPI CSI RX信号并进行去抖动、RGB转YUV处理：FX3014 USB3.0 UVC传输与帧率控制源代码，FPGA实现MIPI CSI RX接收，去Debayer， RGB转
                        kVfINoSzdrt
fpga开发程序人生
                        
    fpgamipicsirx接收去debayer,rgb转yuv,fx3014usb3.0uvc传输与帧率控制源代码，具体架构看图，除dphy物理层外，mipi均为源码sensorimx219mipi源码mipi4lanecsirxraw10fpgamachXO3lf-690usb3.0fx301432bityuvdatawithframesync测试模式3280*246415fps1920*108
    
                    
    • 
                    
  • FPGA_mipi
                        哈呀_fpga
fpga开发逻辑高速接口系统架构高速传输
                        
    1mipi接口mipi(移动行业处理器接口，是为高速数据传输量身定做的，旨在解决日益增长的高清图像(视频)传输的高带宽要求与传统接口低速率之间的矛盾。采用差分信号传输，在设计时需要按照差分设计的一般规则进行严格的设计。mipi协议提出之际，主要有2个应用，csi(摄像头串行接口)，旨在为高清摄像头和应用处理器之间提供一个高速串行接口，和dsi(显示串行接口)，旨在为应用处理器和显示设备之间提供一个
    
                    
    • 
                    
  • Xilinx 7系列FPGA架构之器件配置（二）
                        FPGA技术实战
FPGA器件架构XinxFPGA硬件设计fpga开发
                        
    引言：本文我们介绍下7系列FPGA的配置接口，在进行硬件电路图设计时，这也是我们非常关心的内容，本文主要介绍配置模式的选择、配置管脚定义以及如何选择CFGBVS管脚电压及Bank14/15电压。1.概述Xilinx®7系列设备有五个配置接口。每个配置接口对应一个或多个配置模式和总线宽度，如表1所示。有关接口详细的时序信息，可以参阅相应的7系列FPGA数据手册。配置时序主要与FPGA配置时钟管脚CC
    
                    
    • 
                    
  • Xilinx 7系列FPGA架构之器件配置（一）
                        FPGA技术实战
FPGA器件架构XinxFPGA硬件设计fpga开发
                        
    引言：本系列博文描述7系列FPGA配置的技术参考。作为开篇，简要概述了7系列FPGA的配置方法和功能。随后的博文将对每种配置方法和功能进行更详细的描述。本文描述的配置方法和功能适用于所有7系列家族器件，只有少数例外。1.概述Xilinx®7系列FPGA通过将特定于应用程序的配置数据（位流）加载到内存中进行配置。7系列FPGA可以主动从外部非易失性存储设备加载，也可以通过外部智能源（如微处理器、DS
    
                    
    • 
                    
  • FPGA器件在线配置方法概述
                        fpga和matlab
FPGA其他fpga开发FPGA在线配置
                        
    目录1.配置电路结构和原理2.ICR控制电路软件3.几种常见的FPGA在线配置方法3.1动态部分重配置（PartialReconfiguration,PR）3.2在系统编程（In-SystemProgramming,ISP）3.3多比特流配置（Multi-BitstreamConfiguration）3.4远程更新与配置3.5使用OpenCL或HLS工具FPGA（Field-Programmabl
    
                    
    • 
                    
  • quartus频率计 时钟设置_FPGA021 基于QuartusⅡ数字频率计的设计与仿真
                        weixin_39876739
quartus频率计时钟设置
                        
    摘要随着科技电子领域的发展，可编程逻辑器件，例如CPLD和FPGA的在设计中得到了广泛的应用和普及，FPGA/CPLD的发展使数字设计更加的灵活。这些芯片可以通过软件编程的方式对内部结构进行重构，使它达到相应的功能。这种设计思想改变了传统的数字系统设计理念，促进了EDA技术的迅速发展。数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。采用等精度频率测量方法具有测量精度保持恒定，
    
                    
    • 
                    
  • quartus pin 分配（三）
                        落雨无风
IC设计fpgafpga开发
                        
    quartuspin分配如有需要，可查看quartusUI界面sdc配置（二）上次文章中，说了自己写sdc需要配置的分类点，这次将介绍管脚分配。已打开Quartus软件，导入设计，写好约束下一步，在Quartus软件的菜单栏打开Assignments中的二级菜单PinPlanner打开改界面即可看到选中的fpga型号，管脚图，封装类型等信息。在打开的界面中，大致可分为上下两个部分。上半部分，可分为
    
                    
    • 
                    
  • FPGA随记——赛灵思OOC功能
                        一口一口吃成大V
FPGA随记fpga开发
                        
    在这里，我们简要介绍一下Vivado的OOC（Out-of-Context）综合的概念。对于顶层设计，Vivado使用自顶向下的全局（Global）综合方式，将顶层之下的所有逻辑模块都进行综合，但是设置为OOC方式的模块除外，它们独立于顶层设计而单独综合。通常，在整个设计周期中，顶层设计会被多次修改并综合。但有些子模块在创建完毕之后不会因为顶层设计的修改而被修改，如IP，它们被设置为OOC综合方式
    
                    
    • 
                    
  • 如何设计实现完成一个FPGA项目
                        芯作者
D1：verilog设计D1：VHDL设计fpga开发
                        
    设计并完成一个FPGA项目是一个复杂但非常有价值的工程任务。以下是一个详细的步骤指南，帮助你从零开始完成一个FPGA项目。1.项目定义与需求分析确定项目目标：明确项目要实现的功能和性能指标。需求分析：列出所有功能需求、性能需求、接口需求等。可行性分析：评估技术可行性、成本和时间预算。2.硬件选择FPGA芯片选择：根据项目需求选择合适的FPGA芯片（如Xilinx、Intel/Altera、Latt
    
                    
    • 
                                
  • Algorithm
                                    香水浓
javaAlgorithm
                                    
    冒泡排序 
 

	public static void sort(Integer[] param) {
		for (int i = param.length - 1; i > 0; i--) {
			for (int j = 0; j < i; j++) {
				int current = param[j];
				int next = param[j + 1];
    
                                
    • 
                                
  • mongoDB 复杂查询表达式
                                    开窍的石头
mongodb
                                    
    1:count 
   Pg: db.user.find().count(); 
   统计多少条数据 
2:不等于$ne 
   Pg: db.user.find({_id:{$ne:3}},{name:1,sex:1,_id:0}); 
   查询id不等于3的数据。 
3：大于$gt $gte(大于等于) 
&n
    
                                
    • 
                                
  • Jboss Java heap space异常解决方法, jboss OutOfMemoryError : PermGen space
                                    0624chenhong
jvmjboss
                                    
    转自 
http://blog.csdn.net/zou274/article/details/5552630 
 
解决办法： 
 
window->preferences->java->installed jres->edit jre 
把default vm arguments 的参数设为-Xms64m -Xmx512m 
 
 
 
----------------
    
                                
    • 
                                
  • 文件上传 下载 解析 相对路径
                                    不懂事的小屁孩
文件上传
                                    
    有点坑吧，弄这么一个简单的东西弄了一天多，身边还有大神指导着，网上各种百度着。 
下面总结一下遇到的问题： 
 
文件上传，在页面上传的时候，不要想着去操作绝对路径，浏览器会对客户端的信息进行保护，避免用户信息收到攻击。 
在上传图片，或者文件时，使用form表单来操作。 
前台通过form表单传输一个流到后台，而不是ajax传递参数到后台，代码如下: 
 

<form action=&
    
                                
    • 
                                
  • 怎么实现qq空间批量点赞
                                    换个号韩国红果果
qq
                                    
    纯粹为了好玩！！ 
逻辑很简单 
1 打开浏览器console；输入以下代码。 
先上添加赞的代码 
 

var tools={};
		//添加所有赞
		function  init(){
			document.body.scrollTop=10000;
				setTimeout(function(){document.body.scrollTop=0;},2000);//加
    
                                
    • 
                                
  • 判断是否为中文
                                    灵静志远
中文
                                    
    方法一： 
public class Zhidao { 
 public static void main(String args[]) { 
 String s = "sdf灭礌 kjl d{';\fdsjlk是"; 
 int n=0; 
 for(int i=0; i<s.length(); i++) { 
 n = (int)s.charAt(i); 
 if((
    
                                
    • 
                                
  • 一个电话面试后总结
                                    a-john
面试
                                    
    今天，接了一个电话面试，对于还是初学者的我来说，紧张了半天。 
面试的问题分了层次，对于一类问题，由简到难。自己觉得回答不好的地方作了一下总结： 
  
在谈到集合类的时候，举几个常用的集合类，想都没想，直接说了list,map。 
  
然后对list和map分别举几个类型： 
  
list方面：ArrayList,LinkedList。在谈到他们的区别时，愣住了
    
                                
    • 
                                
  • MSSQL中Escape转义的使用
                                    aijuans
MSSQL
                                    
    IF OBJECT_ID('tempdb..#ABC') is not null
drop table tempdb..#ABC


create table #ABC
(
PATHNAME NVARCHAR(50)
)


insert into #ABC
SELECT N'/ABCDEFGHI' 
UNION ALL SELECT N'/ABCDGAFGASASSDFA' 
UNION ALL
    
                                
    • 
                                
  • 一个简单的存储过程
                                    asialee
mysql存储过程构造数据批量插入
                                    
               今天要批量的生成一批测试数据，其中中间有部分数据是变化的，本来想写个程序来生成的，后来想到存储过程就可以搞定，所以随手写了一个，记录在此： 
  
         
DELIMITER $$  
DROP PROCEDURE IF EXISTS inse
    
                                
    • 
                                
  • annot convert from HomeFragment_1 to Fragment
                                    百合不是茶
android导包错误
                                    
    创建了几个类继承Fragment, 需要将创建的类存储在ArrayList<Fragment>中; 出现不能将new 出来的对象放到队列中,原因很简单; 
    创建类时引入包是:import android.app.Fragment; 
  
   创建队列和对象时使用的包是:import android.support.v4.ap
    
                                
    • 
                                
  • Weblogic10两种修改端口的方法
                                    bijian1013
weblogic端口号配置管理config.xml
                                    
    一.进入控制台进行修改    1.进入控制台:  http://127.0.0.1:7001/console     2.展开左边树菜单         域结构->环境->服务器-->点击AdminServer(管理) &
    
                                
    • 
                                
  • mysql 操作指令
                                    征客丶
mysql
                                    
    一、连接mysql 
进入 mysql 的安装目录； 
$ bin/mysql -p [host IP 如果是登录本地的mysql 可以不写 -p 直接 -u] -u [userName] -p 
输入密码，回车，接连； 
 
二、权限操作［如果你很了解mysql数据库后，你可以直接去修改系统表，然后用 mysql> flush privileges; 指令让权限生效］ 
1、赋权 
mys
    
                                
    • 
                                
  • 【Hive一】Hive入门
                                    bit1129
hive
                                    
    Hive安装与配置 
Hive的运行需要依赖于Hadoop，因此需要首先安装Hadoop2.5.2，并且Hive的启动前需要首先启动Hadoop。 
  Hive安装和配置的步骤 
  
1. 从如下地址下载Hive0.14.0 
  
http://mirror.bit.edu.cn/apache/hive/ 
  
 2.解压hive，在系统变
    
                                
    • 
                                
  • ajax 三种提交请求的方法
                                    BlueSkator
Ajaxjqery
                                    
    1、ajax 提交请求 
$.ajax({
			type:"post",
			url : "${ctx}/front/Hotel/getAllHotelByAjax.do",
			dataType : "json",
			success : function(result) {
				try {
					for(v
    
                                
    • 
                                
  • mongodb开发环境下的搭建入门
                                    braveCS
运维
                                    
      
linux下安装mongodb 
1）官网下载mongodb-linux-x86_64-rhel62-3.0.4.gz 
2）linux 解压   
gzip -d mongodb-linux-x86_64-rhel62-3.0.4.gz; 
mv mongodb-linux-x86_64-rhel62-3.0.4 mongodb-linux-x86_64-rhel62-
    
                                
    • 
                                
  • 编程之美-最短摘要的生成
                                    bylijinnan
java数据结构算法编程之美
                                    
    

import java.util.HashMap;
import java.util.Map;
import java.util.Map.Entry;

public class ShortestAbstract {

	/**
	 * 编程之美 最短摘要的生成
	 * 扫描过程始终保持一个[pBegin,pEnd]的range,初始化确保[pBegin,pEnd]的ran
    
                                
    • 
                                
  • json数据解析及typeof
                                    chengxuyuancsdn
jstypeofjson解析
                                    
       
       // json格式
	var people='{"authors": [{"firstName": "AAA","lastName": "BBB"},'
		                    +' {"firstName": "CCC&
    
                                
    • 
                                
  • 流程系统设计的层次和目标
                                    comsci
设计模式数据结构sql框架脚本
                                    
     
                              流程系统设计的层次和目标 
 
 
 
    
                                
    • 
                                
  • RMAN List和report 命令
                                    daizj
oraclelistreportrman
                                    
    LIST 命令 
使用RMAN LIST 命令显示有关资料档案库中记录的备份集、代理副本和映像副本的 
信息。使用此命令可列出： 
• RMAN 资料档案库中状态不是AVAILABLE 的备份和副本 
• 可用的且可以用于还原操作的数据文件备份和副本 
• 备份集和副本，其中包含指定数据文件列表或指定表空间的备份 
• 包含指定名称或范围的所有归档日志备份的备份集和副本 
• 由标记、完成时间、可
    
                                
    • 
                                
  • 二叉树:红黑树
                                    dieslrae
二叉树
                                    
        红黑树是一种自平衡的二叉树,它的查找,插入,删除操作时间复杂度皆为O(logN),不会出现普通二叉搜索树在最差情况时时间复杂度会变为O(N)的问题. 
    红黑树必须遵循红黑规则,规则如下 
    
1、每个节点不是红就是黑。     2、根总是黑的  &
    
                                
    • 
                                
  • C语言homework3，7个小题目的代码
                                    dcj3sjt126com
c
                                    
    1、打印100以内的所有奇数。 
# include <stdio.h>

int main(void)
{
	int i;

	for (i=1; i<=100; i++)
	{
		if (i%2 != 0)
			printf("%d ", i);
	}

	return 0;
}
 
 2、从键盘上输入10个整数，
    
                                
    • 
                                
  • 自定义按钮, 图片在上, 文字在下, 居中显示
                                    dcj3sjt126com
自定义
                                    
    #import <UIKit/UIKit.h>

@interface MyButton : UIButton

-(void)setFrame:(CGRect)frame ImageName:(NSString*)imageName Target:(id)target Action:(SEL)action Title:(NSString*)title Font:(CGFloa
    
                                
    • 
                                
  • MySQL查询语句练习题，测试足够用了
                                    flyvszhb
sqlmysql
                                    
    http://blog.sina.com.cn/s/blog_767d65530101861c.html 
1.创建student和score表 
CREATE  TABLE  student ( 
id  INT(10)  NOT NULL  UNIQUE  PRIMARY KEY  , 
name  VARCHAR
    
                                
    • 
                                
  • 转：MyBatis Generator 详解
                                    happyqing
mybatis
                                    
      
MyBatis Generator 详解 
http://blog.csdn.net/isea533/article/details/42102297 
  
MyBatis Generator详解 
http://git.oschina.net/free/Mybatis_Utils/blob/master/MybatisGeneator/MybatisGeneator.
    
                                
    • 
                                
  • 让程序员少走弯路的14个忠告
                                    jingjing0907
工作计划学习
                                    
      
无论是谁，在刚进入某个领域之时，有再大的雄心壮志也敌不过眼前的迷茫：不知道应该怎么做，不知道应该做什么。下面是一名软件开发人员所学到的经验，希望能对大家有所帮助 
  
1.不要害怕在工作中学习。  
只要有电脑，就可以通过电子阅读器阅读报纸和大多数书籍。如果你只是做好自己的本职工作以及分配的任务，那是学不到很多东西的。如果你盲目地要求更多的工作，也是不可能提升自己的。放
    
                                
    • 
                                
  • nginx和NetScaler区别
                                    流浪鱼
nginx
                                    
    NetScaler是一个完整的包含操作系统和应用交付功能的产品，Nginx并不包含操作系统，在处理连接方面，需要依赖于操作系统，所以在并发连接数方面和防DoS攻击方面，Nginx不具备优势。 
2.易用性方面差别也比较大。Nginx对管理员的水平要求比较高，参数比较多，不确定性给运营带来隐患。在NetScaler常见的配置如健康检查，HA等，在Nginx上的配置的实现相对复杂。 
3.策略灵活度方
    
                                
    • 
                                
  • 第11章 动画效果（下）
                                    onestopweb
动画
                                    
    index.html 
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<html xmlns="http://www.w3.org/
    
                                
    • 
                                
  • FAQ - SAP BW BO roadmap
                                    blueoxygen
BOBW
                                    
    http://www.sdn.sap.com/irj/boc/business-objects-for-sap-faq 
  
Besides, I care that how to integrate tightly. 
  
By the way, for BW consultants, please just focus on Query Designer which i
    
                                
    • 
                                
  • 关于java堆内存溢出的几种情况
                                    tomcat_oracle
javajvmjdkthread
                                    
    【情况一】：   　　 
java.lang.OutOfMemoryError: Java heap space：这种是java堆内存不够，一个原因是真不够，另一个原因是程序中有死循环；   　　如果是java堆内存不够的话，可以通过调整JVM下面的配置来解决：   　　<jvm-arg>-Xms3062m</jvm-arg>   　　<jvm-arg>-Xmx
    
                                
    • 
                                
  • Manifest.permission_group权限组
                                    阿尔萨斯
Permission
                                    
    结构 
继承关系 
public static final class Manifest.permission_group extends Object 
java.lang.Object 
android. Manifest.permission_group 常量 
ACCOUNTS 直接通过统计管理器访问管理的统计 
COST_MONEY可以用来让用户花钱但不需要通过与他们直接牵涉的权限 
D
    
                                
    • 
                

            

        

    




    

        

            按字母分类：
            ABCDEFGHIJKLMNOPQRSTUVWXYZ其他