open_chengzhen
open_chengzhen

Vivado中FIFO遇到【Common17-55】警告总结





在使用Vivado进行开发的时候，有时候使用fifo会报如下严重警告[Common17-55] 'get_property' expects at least one object [ “k7_srio_prj.srcs/sources_1 /ip/fifo_generator_0 /fifo_generator_0 /fifo_generator_ 0_clocks. xdc ": 64 ]  ，由于能继续向下进行生成bit文件，所以没有太注意，今天调试工程的时候又遇到该问题，随决定花些时间解决下。


        根据警告提示查看xdc文件，发下如下两行代码如下：






set wr_clock         [get_clocks -of_objects [get_ports wr_clk]]
set rd_clock         [get_clocks -of_objects [get_ports rd_clk]]


在Xilinx官网上AR# 63960给出了答案，get_clocks-of_objects 用于获得时钟名称，如果不在该xdc应用前定义fifo中wr_clk、rd_clk管脚的时钟名称，就会报出如上严重警告。通过tcl命令report_compile_order-constraints可以获得工程中调用xdc文件的顺序。fifo_generator_0_clocks.xdc在工程主k7_srio_top.xdc文件之后进行调用，而在k7_srio_top.xdc文件并未对fifo使用的时钟进行命名，所以就会出现严重警告。


Vivado中FIFO遇到【Common17-55】警告总结_第1张图片


在k7_srio_top.xdc文件加入如下语句，用于创建fifo rd_clk wr_clk时钟名称，既可以解决该问题，加入如下代码：




create_clock -period 104166.000 -nameuart_tx_clk -waveform {0.000 52083.000} -add [get_pinsuart_rx_tx_module/uart_clk_generate/uart_tx_clk_reg/Q]
create_clock -period 13020.000 -nameuart_rx_clk -waveform {0.000 6510.000} -add [get_pinsuart_rx_tx_module/uart_clk_generate/uart_rx_clk_reg/Q]
set_clock_groups -asynchronous -groupclk_out2_clk_wiz_0 -group uart_rx_clk
set_clock_groups -asynchronous -group clk_out2_clk_wiz_0 -group uart_tx_clk



 
如有问题需要讨论， 微信
open_chengzhen qq 123186738




















































你可能感兴趣的:(FPGA)






    

  • 基于FPGA的UDP协议栈设计第二章_IP层设计
顺子学不会FPGA
UDP协议栈设计udptcp/ip网络fpga开发

    文章目录前言：IP层报文解析一、IP_TX模块一、IP_RX模块总结前言：IP层报文解析参考：https://blog.csdn.net/Mary19920410/article/details/59035804版本：IP协议的版本，4bit，IPV4-0100，IPV6-0110首部长度：IP报头的长度。固定部分的长度（20字节，5个32bit，一般就填5）和可变部分的长度之和。4bit。最大为
    

    • 

  • 【vivado】fpga时钟信号引入
刘小适
日拱一卒XilinxSoCFPGAfpga开发

    FPGA的时钟信号一般由板上晶振经由时钟引脚引入，有时由于工程需要也会从pin脚引入其他外部时钟，这时为了该时钟能够正常工作，满足xilinxfpga的外部时钟引入规则。一、从专用的MRCC/SRCC时钟引脚引入对于XilinxFPGA来说必须使用片上的MRCC或者SRCC引脚来把外部时钟信号引入FPGA、添加相关的时钟约束，然后再在FPGA上使用这些引入的时钟。二、从其他IO引入外部时钟如果设计
    

    • 

  • FPGA常用通信协议 —UART（二）---UART接收
毛豆仙人
fpga开发

    一、信号说明因为是接收端，所以输入的是RX，发送端一次发8位串行数据，在本模块中，要接收这8位数据并转换为并行数据，因为最终要实现数据的回环，这8位并行数据会在下一个模块中被转换为串行数据再发出去，需要一个数据有效信号，当它拉高时表示八位数据接收完成，可以进行并串转换并发送了。时钟采用50Mhz，下面是信号列表reg1,reg2,reg3rx打拍后的信号work_en拉高表示正在接收信号bote_
    

    • 

  • FPGA-AXI4总线介绍
北纬二六
AXI协议学习fpga开发

    下一节：AXI接口时序解读AXI总线概述Xilinx软件官方axi协议有以下三种：AXI4:是面向高性能传输且带有存储地址映射的，最大允许256次数据突发传输。AXI4-Lite：轻量级的地址映射传输。AXI4-Stream：无地址映射，允许无限制数据突发传输。AXI4总线关键信号解释1.写地址通道信号（代表写地址控制信号等）AWID:写地址IDAWADDR:写地址，一次突发传输的起始地址AWLE
    

    • 

  • FPGA_AXI4总线
neufeifatonju
FPGAAXI4

    转至https://blog.csdn.net/yake827/article/details/41485005(一)AXI总线是什么？AXI是ARM1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。AXI4：主要面向高性能地址映射通信的需求；AXI4-Lite：是一个简单地吞吐量地址映射性通信总线；AX
    

    • 

  • 如何成为fpga工程师
宸极FPGA_IC
fpga开发fpga硬件工程嵌入式硬件

    FPGA的应用领域非常的广，尤其再人工智能，大数据，云计算等等方向非常吃香。加上国家这两年的政策支持，整个芯片行业相比较其他的传统行业来说会好很多，总之前景是光明的，道路是曲折的，想要在人才密集度高且资金密集度高的行业生存，我们要多关注自身能力的提高，以适应行业的不断变化！最近有很多人在问小编要如何学习FPGA，今天闲暇无事就来码字聊聊，欢迎有不同看法的知友一起留言讨论。如何成为一名FPGA工程师
    

    • 

  • 【EDA概述】
Winner1300
EDAfpga开发

    文章目录前言一、EAD技术的发展二、FPGA和CPLD有什么区别三、FPGA应用？四、FPGA技术开发与单片机技术开发发展前景五、FPGA技术开发和单片机技术开发各自的薪资水平如何六、如何学习FPGA总结前言提示：这里可以添加本文要记录的大概内容：EDA技术提示：以下是本篇文章正文内容，下面案例可供参考一、EAD技术的发展EDA技术的发展主要经历了以下四个阶段：雏形时期：20世纪60年代中期到70
    

    • 

  • #FPGA（基础知识）
GrassFishStudio
fpga开发

    1.IDE:QuartusII2.设备：CycloneIIEP2C8Q208C8N3.实验：正点原子-verilog基础知识4.时序图：5.步骤6.代码：
    

    • 

  • xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1
小 阿 飞
fpga开发

    参考：xilinxFPGA除法器ip核（divider）的使用（VHDL&Vivado）_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型，跟ISE相比多了一个LuMult类型，总结来说就是LuMult：使用了DSP切片、块RAM和少量的FPGA逻辑原语（寄存器和lut），所以和Radix2相比占用fpga资源更少；可以选择有符号或者无符号
    

    • 

  • 除法器 c语言 模拟,用Vivado-HLS实现低latency除法器
小小羊羊羊
除法器c语言模拟

    GeorgeWang–XilinxDSPSpecialist1VivadoHLS简介XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范，算法转成RegisterTransferLevel(RTL)实现，可综合到XilinxFPGA。将DSP算法快速转到RTLFPGA实现将C至RTL时间缩短4倍基于C语言的验证时间缩短100倍RTL仿
    

    • 

  • xilinx FPGA 乘法器 除法器 开方 IP核的使用（VHDL&ISE）
坚持每天写程序
xilinxfpgaip核使用例程（VHDL）FPGAVHDLISEfpga开发

    目录一、乘法器ip核1.新建工程之后建一个ip核文件：2.配置ip核：3.编写顶层文件或者激励文件：第一种情况：这个是加了ce的第二种情况：这个是加了ce和sclr的第三种情况：这个是不加使能的乘法器的正确使用：第二天的新进展：最高位是1结果之所以出问题，是因为设置的时候我忘了改了，那个输入的类型默认是signed，即有符号位，大家一定要看清楚哟，按照自己需求，看是否设置最高位为有符号位二、除法器
    

    • 

  • 数字信号处理基础----xilinx除法器IP使用
black_pigeon
FPGA数字信号处理数字信号处理基础补码

    前言在进行数字信号处理的时候，计算是必不可少的，通常情况下，能够不用乘法器和除法器就不用乘除法器，可以采用移位和加减法的方式来完成计算。但在一些特殊情况下，希望采用乘除法，这时候在FPGA当中就需要专用的IP了。乘除法在FPGA当中实现起来是比较困难的一件事情。若直接在verilog代码中使用了乘法或者除法，其实最终对应到电路中，要么是采用大量的blockram来实现，要么是占用DSP资源。这种情
    

    • 

  • 基于FPGA的I2C接口控制器（包含单字节和多字节读写）
电路_fpga
FPGAFPGA基础模块fpga开发

    1、概括  前文对IIC的时序做了详细的讲解，还有不懂的可以获取TI的IIC数据手册查看原理。通过手册需要知道的是IIC读、写数据都是以字节为单位，每次操作后接收方都需要进行应答。主机向从机写入数据后，从机接收数据，需要把总线拉低来告知主机，前面发送的数据已经被接收。主机在读取从机数据后，如果还需要继续读取数据，就要对从机做出应答，否则不应答。  另一个需要注意的是数据在时钟的低电平中间进行赋值，
    

    • 

  • 【FPGA开发】HDMI通信协议解析及FPGA实现
Include everything
FPGA开发fpga开发

    本篇文章包含的内容一、HDMI简介1.1HDMI引脚解析1.2HDMI工作原理1.3DVI编码1.4TMDS编码二、并串转换、单端差分转换原语2.1原语简介2.2原语：IO端口组件2.3IOB输入输出缓冲区2.4并转串原语`OSERDESE2`2.4.1`OSERDESE2`工作原理2.4.2`OSERDESE2`级联示意图2.4.3`OSERDESE2`工作时序图2.4.4`OSERDESE2`
    

    • 

  • FPGA时钟资源与设计方法——IO延迟约束（Vivado）
CWNULT
fpga开发

    目录1I/O延迟约束简介2IO约束指令3输入延迟（InputDelay）4输出延迟（OutputDelay）1I/O延迟约束简介Vivado对整个工程的时序进行分析时，只能分析内部的时序信息，对于外部的时序信息Vivado无法提供，在设计中要精确建模外部时序信息，必须为输入和输出端口提供输入输出延迟信息，而I/O延迟约束就是告知XilinxVivado集成设计环境（IDE）FPGA管脚外部的输入输
    

    • 

  • Xilinx（AMD） 7系列FPGA配置引脚说明
CWNULT
加载配置篇fpga开发

    xilinx7系列FPGA配置引脚下表详细描述了xilinx7系列FPGA所有配置引脚及其功能。PinNameBanktypeDirectionDescriptionCFGBVS0dedicatedIBank0电压选择，当Bank0电压为2.5v/3.3v时该引脚上拉到VCCO_0，如果Bank0工作于1.8V该引脚下拉接地。对于只能工作于1.8V的器件，该引脚不适用。（公用控制引脚）实际设计中：
    

    • 

  • 【FPGA】高云FPGA之数字钟实验-＞HC595驱动数码管
凉开水白菜
FPGAfpga开发高云

    高云FPGA之IP核的使用1、设计定义2、设计输入2.1数码管译码显示2.274HC595驱动2.3主模块设计3、分析和综合4、功能仿真6.1hex8模块仿真6.2HC595模块5、布局布线6、时序仿真7、IO分配以及配置文件（bit流文件）的生成8、配置（烧录）FPGA9、在线调试1、设计定义通过74HC595芯片点亮8位数码管，通过计时器实现数码管计时显示软件开发环境高云V1.99版本硬件开发
    

    • 

  • 嵌入式 系统 开发 - 第一件事 “搭开发环境”
FOOLCODE
DSP数字信号处理芯片应用FPGA现场可编程门阵列芯片应用fpga开发

    无论是对DSP，FPGA，或其他可编程芯片开发都要“搭开发环境”：懒得写太多字，画个图来扯淡吧！看看实际怎么搞的：）这张照片仅仅是老哥自己的一个DSP开发实际连结的搞法儿啊，上面的图是一个通用说明。公牛对母牛或者母牛对公牛说IloveU，其实目的是搞出来一个“犊子”，为了这个目标，公母牛在被窝里读了很多育犊“经”，就是不真"干"，那就是个"完犊子"，净”扯犊子“了。真的“干”的那个档口，我“靠”这
    

    • 

  • FPGA时钟资源与设计方法——时钟抖动（jitter）、时钟偏斜(skew)概念讲解
CWNULT
fpga开发

    目录1时钟抖动（clockjitter）2时钟偏斜（clockskew）1时钟抖动（clockjitter）时钟抖动（Jitter）：时钟抖动指的是时钟周期的不稳定性，即：时钟周期随着时间发生变化。时钟抖动是由于晶振本身稳定性导致的，跟晶振本身的工艺有关，所以在设计中无法避免它能带来的影响，通常只能在设计中留有一定的余量。2时钟偏斜（clockskew）时钟偏斜（skew）：时钟偏斜指电路中源时钟
    

    • 

  • VPX信号处理卡设计原理图：9-基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信号处理卡 信号处理 无线电通信
hexiaoyan827
fpga开发VPX信号处理卡信号处理无线电通信领域固态硬盘存储

    一、概述本板卡基于标准6UVPX架构，为通用高性能信号处理平台，系我公司自主研发。板卡采用一片TIDSPTMS320C6678和一片Xilinx公司Virtex7系列的FPGAXC7V690T-2FFG1761I作为主处理器，Xilinx的AritexXC7A200T作为辅助处理器。XC7A200T负责管理板卡的上电时序，时钟配置，系统及模块复位,程序重配等。为您提供了丰富的运算资源。如图1所示：
    

    • 

  • CPU，GPU，ASIC和FPGA简介
audrey-luo
服务器

    计算机处理器是任何计算系统中至关重要的组件。在这个数字时代，了解CPU、GPU、ASIC和FPGA之间的区别对于优化整体性能至关重要。飞速（FS）将深入探讨CPU、GPU、ASIC和FPGA之间的区别，以增强您的技术知识，并决定如何选择合适的处理器。什么是CPU，GPU，ASIC，和FPGACPU、GPU、ASIC和FPGA是四种计算机处理器类型，在任何计算系统中都起着至关重要的作用，并且对整体性
    

    • 

  • DPU技术的进步：赋予未来创新力量
audrey-luo
人工智能网络服务器运维AIGC

    随着云计算和虚拟化技术的发展，网卡在功能和硬件结构方面也经历了四个阶段，即网卡、智能网卡、基于FPGA的DPU和DPUSoC网卡。本文将重点介绍这些不同类型的网络适配器和处理器，在硬件、可编程能力、开发和应用方面的特点。网卡的演进和应用传统的基本网卡，也被称为NIC或网络适配器，在计算机网络中的作用至关重要。它的主要功能是将数据转换为网络设备之间高效传输所需的格式。随着时间的推移，网卡的功能不断扩
    

    • 

  • AI芯片技术架构有哪些？FPGA芯片定义及结构分析
Hack电子
人工智能架构fpga开发

    点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材ai芯片技术架构有哪些？AI芯片的技术架构可以根据其设计方式和特点进行分类。以下是几种常见的AI芯片技术架构：GPU（图形处理器）架构：GPU最初是用于图形渲染和游戏处理的，但由于其高度并行的特性，逐渐被应用于深度学习计算。GPU架构采用多个计算单元（CUDA核心）进行并行计算，能够高效地执行浮点运算和矩阵计算。NVIDIA的Tens
    

    • 

  • 手把手教你实现pynq-z2条形码识别
雪天鱼

    我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和SOC设计。关注公众号【集成电路设计教程】，拉你进“IC设计交流群”。1.前言单单实现一个二维码识别就花了将近一个星期，这篇文章我就详细介绍这段时间走过的坑，代码附在文末，着急需要的小伙伴直接翻到最后即可2.linux配置要想实现本项目，首先解决以下三大要点，也着实浪费了很多时间2.1解决pynq联网pynq联网的教程网上可谓是不少，但是
    

    • 

  • 【经验】STM32的一些细节
梓德原
fpga开发单片机stm32物联网嵌入式硬件

    这两天碰到的奇葩问题是STM32定时器同步的问题。我的设计本意是：使用定时器T3以100us的周期来定时发送命令给FPGA。由于编码器出结果的最长时间为51us。因此，希望PWM中断要滞后于T3约60us。调试过程：分别在T3和PWM中断中置IO1，IO2.观察波形,发现IO1和IO2的周期都对，但相位差不固定，一直在变动。百思不得其解。。。后来，尝试用T2和T3来测试。发现相位是固定的，原来T2
    

    • 

  • FPGA中一些基本概念原理的区分
长安er
fpga开发

    一、wire型变量与reg变量在Verilog中，wire和reg是两种不同类型的变量，它们有着不同的特性和用途1.1wire变量wire变量用于连接模块中的输入、输出以及内部信号线。它主要用于表示连续赋值的逻辑连接，类似于硬件电路中的导线。wire变量不能在always块或initial块中赋值，它们只能通过连续赋值“assign”语句连接到其他信号，1.2reg变量它主要用于表示时序逻辑中的寄
    

    • 

  • AMD FPGA设计优化宝典笔记（5）低频全局复位与高扇出
徐丹FPGA之路
FPGAfpga开发笔记

    亚军老师的这本书《AMDFPGA设计优化宝典》，他主要讲了两个东西：第一个东西是代码的良好风格；第二个是设计收敛等的本质。这个书的结构是一个总论，加上另外的9个优化，包含的有：时钟网络、组合逻辑、触发器、移位寄存器、存储器、乘加运算单元、状态机、扇出、布线拥塞。大部头的书看起来比较痛苦，我简化的方式，选择触发器一章入手，这个平时有点了解，也觉得看完会用上的概率大一些。这章是书的第4章，全局复位方面
    

    • 

  • 平时积累的FPGA知识点（11）
徐丹FPGA之路
FPGAfpga开发笔记

    平时在FPGA群聊等积累的FPGA知识点，第11期：51可以把dcp文件封装到自己ip里吗？解释：不可以52fifo的异步复位要做异步复位同步释放吗？解释：要跟写时钟同步，所以需要在ip外部做一下同步释放53vivado报错Phase6.1HoldFixIterPhase6.1.1UpdateTimingAbnormalprogramtermination(EXCEPTION_INT_DIVIDE
    

    • 

  • 平时积累的FPGA知识点（6）
徐丹FPGA之路
FPGAfpga开发笔记

    平时在FPGA群聊等积累的FPGA知识点，第六期：1万兆网接口，发三十万包，会出现掉几包的情况，为什么？原因：没做时钟约束，万兆网接口的实现，本质上都是高速serdes，用IP的话，IP会自带约束。2GTip会输出一个rxclk和txclk，这俩都是恢复出来的主时钟，需要手动加create_clock吗？解释：如果是7系列FPGA就要约束，之后的就不用。3vivado闪退后就打不开工程了，如何处理
    

    • 

  • 平时积累的FPGA知识点（8）
徐丹FPGA之路
FPGAfpga开发笔记

    平时在FPGA群聊等积累的FPGA知识点，第八期：21FFTIP核有遇到过FFTIP核测量频率不准确的问题吗？大部分情况下都是准的，偶尔偏差比较大，IP核输入的数据用matlab计算出的频率是对的。解释：可能是采样点数不对,如果采样率是固定的，那只有点数会影响频率了。IP不会自动处理，要根据你给的tlast和ip设置的一不一致来看。变换长度参数设置的2048，如果输入的数据长度不够20480，应该
    

    • 

  • Algorithm
香水浓
javaAlgorithm

    冒泡排序
public static void sort(Integer[] param) {
for (int i = param.length - 1; i > 0; i--) {
for (int j = 0; j < i; j++) {
int current = param[j];
int next = param[j + 1];
    

    • 

  • mongoDB 复杂查询表达式
开窍的石头
mongodb

    1:count
   Pg: db.user.find().count();
   统计多少条数据
2:不等于$ne
   Pg: db.user.find({_id:{$ne:3}},{name:1,sex:1,_id:0});
   查询id不等于3的数据。
3：大于$gt $gte(大于等于)
&n
    

    • 

  • Jboss Java heap space异常解决方法, jboss OutOfMemoryError : PermGen space
0624chenhong
jvmjboss

    转自
http://blog.csdn.net/zou274/article/details/5552630
解决办法：
window->preferences->java->installed jres->edit jre
把default vm arguments 的参数设为-Xms64m -Xmx512m
----------------
    

    • 

  • 文件上传 下载 解析 相对路径
不懂事的小屁孩
文件上传

    有点坑吧，弄这么一个简单的东西弄了一天多，身边还有大神指导着，网上各种百度着。
下面总结一下遇到的问题：
文件上传，在页面上传的时候，不要想着去操作绝对路径，浏览器会对客户端的信息进行保护，避免用户信息收到攻击。
在上传图片，或者文件时，使用form表单来操作。
前台通过form表单传输一个流到后台，而不是ajax传递参数到后台，代码如下:
<form action=&
    

    • 

  • 怎么实现qq空间批量点赞
换个号韩国红果果
qq

    纯粹为了好玩！！
逻辑很简单
1 打开浏览器console；输入以下代码。
先上添加赞的代码
var tools={};
//添加所有赞
function init(){
document.body.scrollTop=10000;
setTimeout(function(){document.body.scrollTop=0;},2000);//加
    

    • 

  • 判断是否为中文
灵静志远
中文

    方法一：
public class Zhidao {
public static void main(String args[]) {
String s = "sdf灭礌 kjl d{';\fdsjlk是";
int n=0;
for(int i=0; i<s.length(); i++) {
n = (int)s.charAt(i);
if((
    

    • 

  • 一个电话面试后总结
a-john
面试

    今天，接了一个电话面试，对于还是初学者的我来说，紧张了半天。
面试的问题分了层次，对于一类问题，由简到难。自己觉得回答不好的地方作了一下总结：
 
在谈到集合类的时候，举几个常用的集合类，想都没想，直接说了list,map。
 
然后对list和map分别举几个类型：
 
list方面：ArrayList,LinkedList。在谈到他们的区别时，愣住了
    

    • 

  • MSSQL中Escape转义的使用
aijuans
MSSQL

    IF OBJECT_ID('tempdb..#ABC') is not null
drop table tempdb..#ABC
create table #ABC
(
PATHNAME NVARCHAR(50)
)
insert into #ABC
SELECT N'/ABCDEFGHI'
UNION ALL SELECT N'/ABCDGAFGASASSDFA'
UNION ALL
    

    • 

  • 一个简单的存储过程
asialee
mysql存储过程构造数据批量插入

               今天要批量的生成一批测试数据，其中中间有部分数据是变化的，本来想写个程序来生成的，后来想到存储过程就可以搞定，所以随手写了一个，记录在此：
 
        
DELIMITER $$
DROP PROCEDURE IF EXISTS inse
    

    • 

  • annot convert from HomeFragment_1 to Fragment
百合不是茶
android导包错误

    创建了几个类继承Fragment, 需要将创建的类存储在ArrayList<Fragment>中; 出现不能将new 出来的对象放到队列中,原因很简单;
    创建类时引入包是:import android.app.Fragment;
 
   创建队列和对象时使用的包是:import android.support.v4.ap
    

    • 

  • Weblogic10两种修改端口的方法
bijian1013
weblogic端口号配置管理config.xml

    一.进入控制台进行修改    1.进入控制台:  http://127.0.0.1:7001/console     2.展开左边树菜单         域结构->环境->服务器-->点击AdminServer(管理) &
    

    • 

  • mysql 操作指令
征客丶
mysql

    一、连接mysql
进入 mysql 的安装目录；
$ bin/mysql -p [host IP 如果是登录本地的mysql 可以不写 -p 直接 -u] -u [userName] -p
输入密码，回车，接连；
二、权限操作［如果你很了解mysql数据库后，你可以直接去修改系统表，然后用 mysql> flush privileges; 指令让权限生效］
1、赋权
mys
    

    • 

  • 【Hive一】Hive入门
bit1129
hive

    Hive安装与配置
Hive的运行需要依赖于Hadoop，因此需要首先安装Hadoop2.5.2，并且Hive的启动前需要首先启动Hadoop。
  Hive安装和配置的步骤
 
1. 从如下地址下载Hive0.14.0
 
http://mirror.bit.edu.cn/apache/hive/
 
 2.解压hive，在系统变
    

    • 

  • ajax 三种提交请求的方法
BlueSkator
Ajaxjqery

    1、ajax 提交请求
$.ajax({
type:"post",
url : "${ctx}/front/Hotel/getAllHotelByAjax.do",
dataType : "json",
success : function(result) {
try {
for(v
    

    • 

  • mongodb开发环境下的搭建入门
braveCS
运维

     
linux下安装mongodb
1）官网下载mongodb-linux-x86_64-rhel62-3.0.4.gz
2）linux 解压 
gzip -d mongodb-linux-x86_64-rhel62-3.0.4.gz;
mv mongodb-linux-x86_64-rhel62-3.0.4 mongodb-linux-x86_64-rhel62-
    

    • 

  • 编程之美-最短摘要的生成
bylijinnan
java数据结构算法编程之美

    
import java.util.HashMap;
import java.util.Map;
import java.util.Map.Entry;
public class ShortestAbstract {
/**
* 编程之美 最短摘要的生成
* 扫描过程始终保持一个[pBegin,pEnd]的range,初始化确保[pBegin,pEnd]的ran
    

    • 

  • json数据解析及typeof
chengxuyuancsdn
jstypeofjson解析

    
// json格式
var people='{"authors": [{"firstName": "AAA","lastName": "BBB"},'
+' {"firstName": "CCC&
    

    • 

  • 流程系统设计的层次和目标
comsci
设计模式数据结构sql框架脚本

    
                              流程系统设计的层次和目标
 
    

    • 

  • RMAN List和report 命令
daizj
oraclelistreportrman

    LIST 命令
使用RMAN LIST 命令显示有关资料档案库中记录的备份集、代理副本和映像副本的
信息。使用此命令可列出：
• RMAN 资料档案库中状态不是AVAILABLE 的备份和副本
• 可用的且可以用于还原操作的数据文件备份和副本
• 备份集和副本，其中包含指定数据文件列表或指定表空间的备份
• 包含指定名称或范围的所有归档日志备份的备份集和副本
• 由标记、完成时间、可
    

    • 

  • 二叉树:红黑树
dieslrae
二叉树

        红黑树是一种自平衡的二叉树,它的查找,插入,删除操作时间复杂度皆为O(logN),不会出现普通二叉搜索树在最差情况时时间复杂度会变为O(N)的问题.
    红黑树必须遵循红黑规则,规则如下
   
1、每个节点不是红就是黑。     2、根总是黑的  &
    

    • 

  • C语言homework3，7个小题目的代码
dcj3sjt126com
c

    1、打印100以内的所有奇数。
# include <stdio.h>
int main(void)
{
int i;
for (i=1; i<=100; i++)
{
if (i%2 != 0)
printf("%d ", i);
}
return 0;
}
 2、从键盘上输入10个整数，
    

    • 

  • 自定义按钮, 图片在上, 文字在下, 居中显示
dcj3sjt126com
自定义

    #import <UIKit/UIKit.h>
@interface MyButton : UIButton
-(void)setFrame:(CGRect)frame ImageName:(NSString*)imageName Target:(id)target Action:(SEL)action Title:(NSString*)title Font:(CGFloa
    

    • 

  • MySQL查询语句练习题，测试足够用了
flyvszhb
sqlmysql

    http://blog.sina.com.cn/s/blog_767d65530101861c.html
1.创建student和score表
CREATE  TABLE  student (
id  INT(10)  NOT NULL  UNIQUE  PRIMARY KEY  ,
name  VARCHAR
    

    • 

  • 转：MyBatis Generator 详解
happyqing
mybatis

     
MyBatis Generator 详解
http://blog.csdn.net/isea533/article/details/42102297
 
MyBatis Generator详解
http://git.oschina.net/free/Mybatis_Utils/blob/master/MybatisGeneator/MybatisGeneator.
    

    • 

  • 让程序员少走弯路的14个忠告
jingjing0907
工作计划学习

     
无论是谁，在刚进入某个领域之时，有再大的雄心壮志也敌不过眼前的迷茫：不知道应该怎么做，不知道应该做什么。下面是一名软件开发人员所学到的经验，希望能对大家有所帮助
 
1.不要害怕在工作中学习。
只要有电脑，就可以通过电子阅读器阅读报纸和大多数书籍。如果你只是做好自己的本职工作以及分配的任务，那是学不到很多东西的。如果你盲目地要求更多的工作，也是不可能提升自己的。放
    

    • 

  • nginx和NetScaler区别
流浪鱼
nginx

    NetScaler是一个完整的包含操作系统和应用交付功能的产品，Nginx并不包含操作系统，在处理连接方面，需要依赖于操作系统，所以在并发连接数方面和防DoS攻击方面，Nginx不具备优势。
2.易用性方面差别也比较大。Nginx对管理员的水平要求比较高，参数比较多，不确定性给运营带来隐患。在NetScaler常见的配置如健康检查，HA等，在Nginx上的配置的实现相对复杂。
3.策略灵活度方
    

    • 

  • 第11章 动画效果（下）
onestopweb
动画

    index.html
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<html xmlns="http://www.w3.org/
    

    • 

  • FAQ - SAP BW BO roadmap
blueoxygen
BOBW

    http://www.sdn.sap.com/irj/boc/business-objects-for-sap-faq
 
Besides, I care that how to integrate tightly.
 
By the way, for BW consultants, please just focus on Query Designer which i
    

    • 

  • 关于java堆内存溢出的几种情况
tomcat_oracle
javajvmjdkthread

    【情况一】： 　　
java.lang.OutOfMemoryError: Java heap space：这种是java堆内存不够，一个原因是真不够，另一个原因是程序中有死循环； 　　如果是java堆内存不够的话，可以通过调整JVM下面的配置来解决： 　　<jvm-arg>-Xms3062m</jvm-arg> 　　<jvm-arg>-Xmx
    

    • 

  • Manifest.permission_group权限组
阿尔萨斯
Permission

    结构
继承关系
public static final class Manifest.permission_group extends Object
java.lang.Object
android. Manifest.permission_group 常量
ACCOUNTS 直接通过统计管理器访问管理的统计
COST_MONEY可以用来让用户花钱但不需要通过与他们直接牵涉的权限
D
    

    • 














按字母分类：
ABCDEFGHIJKLMNOPQRSTUVWXYZ其他