- FPGA学习——verilog捕捉信号上升沿下降沿
or_to
FPGAfpga开发学习
在FPGA使用中,常常需要进行信号的边沿检测,如在串口通信中,需要检测接收信号的下降沿来判断串口的的起始位。常用的方法就是:设计两个一位的寄存器,用来接收被检测的信号,系统时钟来一次记一次输入信号,如果用了两个寄存器直接异或就可以了;使用高频的时钟对信号进行采样,因此要实现上升沿检测,时钟频率至少要在信号最高频率的2倍以上,否则就可能出现漏检测。代码如下:moduleedge_detect(sys
- IBUF和BUFG
起床学FPGA
fpga开发
在代码中,DATA_IN和CLK_IN都通过IBUF实例进行缓冲。IBUF负责将外部信号转换到FPGA内部标准并驱动内部信号线。这不仅在物理上是必要的一步(没有IBUF就无法直接驱动内部逻辑),而且还允许我们指定引脚的约束(如电平标准等)。BUFG全局时钟缓冲:bufg_clk实例将时钟连接到了全局时钟网络。这样做的直接好处是降低时钟的偏斜(skew)和抖动(jitter)。时钟偏斜指FPGA内不
- FPGA学习篇——Verilog学习4(常见语句)
ooo-p
Verilog学习fpga开发学习
1.1结构语句结构语句主要是initial语句和always语句,initial语句它在模块中只执行一次,而always语句则不断重复执行,以下是一个比较好解释的图:(图片来源于知乎博主罗成,画的很好很直观!)1.1.1initial语句initial语句它在模块中只执行一次。它常用于测试文件的编写,用来产生仿真测试信号(激励信号),或者用于对存储器变量赋初值。语法格式:initialbegin.
- FPGA学习笔记(二)Verilog语法初步学习(语法篇1)
贾saisai
FPGA学习fpga开发学习1024程序员节
FPGA系列文章目录一、FPGA学习笔记(一)入门背景、软件及时钟约束二、FPGA学习笔记(二)Verilog语法初步学习(语法篇1)三、FPGA学习笔记(三)流水灯入门FPGA设计流程四、FPGA学习笔记(四)通过数码管学习顶层模块和例化的编写五、FPGA学习笔记(五)Testbench(测试平台)文件编写进行Modelsim仿真六、FPGA学习笔记(六)Modelsim单独仿真和Quartus
- FPGA面试前该做哪些准备?一文为你讲解清楚
博览鸿蒙
FPGAfpga开发
很多人在面试FPGA工程师岗位前感到焦虑,不知道该如何准备,尤其是第一次参加面试时更容易紧张。那么,FPGA面试前该做哪些准备?如何才能充分展现自己的能力?本文将从面试准备、技术要点和常见面试问题三个方面,帮助你理清思路,从容应对面试。一.了解FPGA设计流程在面试FPGA工程师岗位时,首先需要清楚FPGA开发的完整流程,从前期需求分析到最终实现的每个环节都可能成为面试官考察的重点。以下是一个典型
- Verilog学习方法—基础入门篇(一)
博览鸿蒙
FPGAfpga开发
前言:在FPGA开发中,VerilogHDL(硬件描述语言)是工程师必须掌握的一项基础技能。它不仅用于描述数字电路,还广泛应用于FPGA的逻辑设计与验证。对于初学者来说,掌握Verilog的核心概念和基本语法,是深入FPGA开发的第一步。本篇文章将从Verilog基础入门的角度,帮助你快速建立学习框架,逐步掌握Verilog的使用方法。1.了解Verilog的基本概念1.1什么是Verilog?V
- FPGA 的 LBC 总线详解
美好的事情总会发生
接口FPGA嵌入式硬件硬件工程linux
1.LBC总线的定义LBC总线(LocalBusController,局部总线控制器)是FPGA(现场可编程门阵列)中用于高速连接处理器核(如PowerPC、MicroBlaze)与外部设备的并行总线接口。核心作用:提供低延迟、高带宽的数据传输通道,支持处理器与外部存储器(如Flash、SRAM)、外设控制器(如GPIO、UART)的直接通信。典型应用:嵌入式系统、工业控制、通信设备中,用于扩展F
- 高速PCB设计(布局规划)
四代目 水门
高速PCB设计学习笔记fpga开发嵌入式硬件
高速PCB设计笔记以下基于用户提供的结构设计流程与高速PCB设计规范整合,结合行业最佳实践与信号完整性原则,总结关键设计要点:一、设计规划与功能梳理1.核心功能模块划分项目类型识别:明确单板类型(数字/模拟/射频/电源等),划分输入/输出模块、电源模块、信号处理模块、时钟/复位模块。核心器件定位:聚焦FPGA、DSP、高速ADC/DAC、时钟芯片等,优先布局以缩短关键信号路径。2.设计要求确认电源
- 使用Modelsim手动仿真
寒听雪落
FPGA专栏_verilogfpga开发
FPGA设计流程在设计输入之后,设计综合前进行RTL级仿真,称为综合前仿真,也称为前仿真或功能仿真。前仿真也就是纯粹的功能仿真,主旨在于验证电路的功能是否符合设计要求,其特点是不考虑电路门延迟与线延迟。在完成一个设计的代码编写工作之后,可以直接对代码进行仿真,检测源代码是否符合功能要求。这时,仿真的对象为HDL代码,可以比较直观的观察波形的变化,在设计的最初阶段发现问题,节省大量的精力。在布局布线
- 基于FPGA的图像中值滤波Verilog实现及MATLAB辅助验证
CodeWG
fpga开发matlab开发语言
基于FPGA的图像中值滤波Verilog实现及MATLAB辅助验证图像处理是计算机视觉和图像识别领域的重要组成部分。其中,中值滤波是一种常用的图像去噪方法,广泛应用于图像增强、边缘检测和特征提取等任务中。本文将介绍基于FPGA的图像中值滤波Verilog实现,并通过MATLAB进行辅助验证。首先,我们需要了解什么是中值滤波。中值滤波是一种非线性滤波器,它的原理是将图像中每个像素的灰度值替换为该像素
- EDA是什么?FPGA又是什么?ASIC呢?
cykaw2590
嵌入式fpga开发
1.EDA(ElectronicDesignAutomation)EDA是电子设计自动化工具的总称,指一系列软件工具的集合,用于支持集成电路(IC)和电子系统的设计、仿真、验证和测试。EDA工具帮助工程师完成从电路设计、逻辑验证到版图生成的流程,用于自动化地完成原本手动执行的复杂设计任务。EDA工具的功能:电路设计:帮助创建数字和模拟电路的设计。仿真与验证:支持在芯片生产前验证逻辑功能。综合与优化
- 高速图像采集卡设计原理图: 613-VU9P信号处理板卡
大嘴教授
信号处理fpga开发
基于6UVPXC6678+XCVU9P的信号处理板卡一、板卡概述板卡基于6UVPX标准结构,包含一个C6678DSP芯片,一个XCVU9P高性能FPGA,双路HPCFMC。二、处理板技术指标•DSP处理器采用TI8核处理器TMS320C6678;•DSP外挂一组64bitDDR3颗粒,总容量2GB,数据速率1333Mb/s;•DSP采用EMIF16NorFlash加载模式,NorFlash容量32
- 【vivado】debug相关时钟及其约束关系
liuchj04
XilinxSoCFPGAfpga开发
一、前言在xilinxfpga的degug过程中,经常出现由于时钟不对而导致的观测波形失败,要想能够解决这些问题需要了解其debug的组成环境以及之间的数据流。本文主要介绍debug过程中需要的时钟及各时钟之间的关系。二、debug相关时钟Vivado硬件管理器使用JTAG接口与VivadoDebug内核进行通信,DebugHub在FPGA器件的JTAG边界扫描(BSCAN)接口和VivadoDe
- 【电路笔记 TMS320C6***DSP】外部存储器接口 A EMIFA向FPGA(作为异步存储器)写入数据的示例
FakeOccupational
硬件和移动端fpga开发笔记
目录DSP和FPGA的连接DSP端:传输数据给FPGAFPGA端:接收数据EMIFA(ExternalMemoryInterfaceA)的“异步存储器”(AsynchronousMemory)指的是那些不与系统时钟同步进行读写操作的外部存储设备。这类存储器使用特定的控制信号(如芯片选择、输出使能、写使能等)来管理数据传输,而不是依赖于一个全局时钟信号。这意味着数据传输的时机是由控制信号的变化触发的
- 【国产FPGA入学必备】国产FPGA权威设计指南+配套FPGA图像视频教程
小眼睛FPGA
fpga开发
本原创文章由深圳市小眼睛科技有限公司创作,版权归本公司所有,如需转载,需授权并注明出处(www.meyesemi.com)一、《国产FPGA权威设计指南》简介为更好地服务广大FPGA工程师和高等学校师生,2025,紫光同创携手金牌方案提供商小眼睛科技,组织了数十位应用技术专家,共同编写《国产FPGA权威设计指南》。本书系统地介绍紫光同创FPGA的开发与应用,详细阐述FPGA开发的各个方面,从基础原
- FPGA开发,使用Deepseek V3还是R1(2):V3和R1的区别
LeeConstantine
用Deepseek开发FPGAfpga开发
以下都是Deepseek生成的答案FPGA开发,使用DeepseekV3还是R1(1):应用场景FPGA开发,使用DeepseekV3还是R1(2):V3和R1的区别FPGA开发,使用DeepseekV3还是R1(3):系统级与RTL级FPGA开发,使用DeepseekV3还是R1(4):Deepseek参数配置FPGA开发,使用DeepseekV3还是R1(5):temperature设置FPG
- 【安路科技FPGA软件TangDynasty】避坑总结和心得
月薪不过亿
fpga开发科技
前面的话作为为数不多的几个“纯国产化”的FPGA芯片,安路科技的FPGA芯片在军工领域有着很大的号召力。平心而论,安路科技的FPGA只能说够用,在速度越来越快资源越来越丰富的FPGA领域,真正干大活,还得是别家,甚至很多场景下只能用xilinx家或者altera的,哦不,是AMD和INTEL家的。本文主要总结一下在使用安路FPGA以及安路TD软件这些年来踩过的坑、那些反直觉的使用体验以及一些设计心
- 【PCIE737】基于全高PCIe x8总线的KU115 FPGA高性能硬件加速卡
北京青翼科技
图像处理产品图像处理信号处理人工智能智能硬件
产品概述PCIE737是一款基于PCIE总线架构的KU115FPGA的12路光纤通道处理平台,该板卡具有1个PCIeGen3x8主机接口、3个QSFP+40G光纤接口,可以实现3路QSFP+40G光纤的数据实时采集、实时缓存与PCIE高速传输。该板卡采用Xilinx的高性能KintexUltraScale系列FPGAXCKU115作为主处理器,板载4组独立的64位DDR4SDRAM超大容量数据缓存
- 【FMC165】基于 VITA57.1 标准的 2 路 1GSPS 14 位 AD 采集、4 路 2.5G 16 位 DA 回放 FMC 子卡(100%国产化)
北京青翼科技
FMC子卡fpga开发人工智能图像处理信号处理AI编程
FMC165是一款基于VITA57.1规范标准的,实现2路14-bit、1GSPSADC同步采集,4路16-bit2.5GSPSDAC同步回放功能的FMC子卡模块。该模块可直接与符合VITA57.1标准的FPGA载卡配合使用,板卡ADC器件采用ADI公司的AD9680国产替代品,该芯片具有两个模拟输入通道和4个JESD204B输出数据通道,可用于对高达2GHz的宽带模拟信号进行采样。板卡DAC器件
- 测量纹波是否合格的标准是什么?
CircuitWizard
硬件工程师成长之路硬件工程
测量纹波是否合格需要结合具体应用场景和技术规范,以下为收集到的详细判断标准及分类说明:一、通用行业标准数字电路基础逻辑电路(如TTL/CMOS):<100mVpp高速数字电路(DDR/FPGA):<50mVpp处理器核心供电(如CPU/GPU):<30mVpp注:高频噪声需额外控制在10mV以下模拟电路运算放大器电源轨:<10mVpp音频电路(DAC/ADC):<5mVpp高精度传感器供电:<1m
- FPGA的滤波器设计流程
LeeConstantine
用Deepseek开发FPGAfpga开发
在FPGA滤波器设计中,合理的流程规划能显著提高设计效率和可靠性。以下是针对数字滤波器设计的结构化开发流程建议:一、设计前期准备阶段1.需求规格化(关键第一步)明确滤波参数:-采样率:100KS/s-截止频率:20KHz(低通)-阻带衰减:>40dB-实时性要求:处理延迟<5个采样周期确定硬件约束://示例约束模板parameterCLK_FREQ=100_000_000;//100MHz主频pa
- Xilinx FPGA用于QSFP模块调试的实战指南
不教书的塞涅卡
本文还有配套的精品资源,点击获取简介:本项目旨在利用XilinxFPGA进行QSFP模块的调试,着重介绍接口设计、PHY层配置、逻辑控制、误码率测试和眼图分析等关键步骤。QSFP作为数据中心和电信网络的高带宽传输解决方案,其调试在100Gbps时代尤为关键。通过此项目,开发者将掌握高速接口调试的核心技能,并提升在光通信系统中应用FPGA的专业能力。1.FPGA在电子设计中的应用1.1FPGA的基本
- 深入解析:FIR滤波器在FPGA上的设计与实现全流程
king-agic
FPGAfpga开发经验分享
在FPGA中实现FIR(FiniteImpulseResponse)滤波器涉及多个步骤,包括滤波器设计、系数量化、硬件架构设计、HDL(HardwareDescriptionLanguage)编码、综合、布局布线以及验证。1.滤波器设计使用软件工具如MATLAB、Octave或者Python中的SciPy库来设计FIR滤波器。定义滤波器的规格,例如采样频率、截止频率、通带和阻带衰减等。生成滤波器的
- FPGA开发,使用Deepseek V3还是R1(4):Deepseek参数配置
LeeConstantine
用Deepseek开发FPGAfpga开发语言模型
以下都是Deepseek生成的答案FPGA开发,使用DeepseekV3还是R1(1):应用场景FPGA开发,使用DeepseekV3还是R1(2):V3和R1的区别FPGA开发,使用DeepseekV3还是R1(3):系统级与RTL级FPGA开发,使用DeepseekV3还是R1(4):Deepseek参数配置FPGA开发,使用DeepseekV3还是R1(5):temperature设置FPG
- FPGA开发,使用Deepseek V3还是R1(5):temperature设置
LeeConstantine
用Deepseek开发FPGAfpga开发
以下都是Deepseek生成的答案FPGA开发,使用DeepseekV3还是R1(1):应用场景FPGA开发,使用DeepseekV3还是R1(2):V3和R1的区别FPGA开发,使用DeepseekV3还是R1(3):系统级与RTL级FPGA开发,使用DeepseekV3还是R1(4):Deepseek参数配置FPGA开发,使用DeepseekV3还是R1(5):temperature设置FPG
- Vivado 约束文件XDC使用经验总结
宁静致远dream
FPGA不积跬步
1.1Vivado约束文件XDC使用经验总结1.1.1本节目录1)本节目录;2)本节引言;3)FPGA简介;4)Vivado约束文件XDC使用经验总结;5)结束语。1.1.2本节引言“不积跬步,无以至千里;不积小流,无以成江海。就是说:不积累一步半步的行程,就没有办法达到千里之远;不积累细小的流水,就没有办法汇成江河大海。1.1.3FPGA简介FPGA(FieldProgrammableGateA
- 基于FPGA的数字信号处理(18)--半加器和全加器
孤独的单刀
基于FPGA的数字信号处理fpga开发信号处理Verilog入门定点数Xilinx浮点数DSP
目录1、前言2、半加器3、全加器4、用半加器实现全加器文章总目录点这里:《基于FPGA的数字信号处理》专栏的导航与说明1、前言在数字系统中,加法运算是最常见的算术运算,同时它也是进行各种复杂运算的基础。2、半加器最简单的加法器叫做半加器(HalfAdder),它将2个输入1bit的数据相加,输出一个2bits的和,和的范围为0~2(10进制)。和的高位也被称为进位(Carry),和的低位则通常被直
- FPGA中利用fifo时钟域转换---慢时钟域转快时钟域
@晓凡
FPGA学习之路fpga开发
FPGA中利用fifo时钟域转换—慢时钟域转快时钟域一、时间计算方法FIFO的输入数据的时钟是40MHz,FIFO输出数据取60MHz,刚好是40MHz的1.5倍,将慢时钟域转快时钟域。另外,fifo输出的数据,要输出给上位机,一帧数据要传输640*512=327680个像素数据,要求帧频为100Hz,对应的时间是1/100Hz=10ms,即要求10ms内将327680个数据传输完毕。验证fifo
- 算力革新引领数字中国智能跃迁
智能计算研究中心
其他
内容概要算力作为数字经济的核心驱动力,正通过架构创新与场景融合加速重构技术生态。当前算力体系呈现三大演进方向:异构计算突破传统芯片性能瓶颈,实现CPU、GPU、FPGA等多元架构的协同调度;边缘计算推动工业设备、物联网终端等场景的实时响应能力提升,形成“云-边-端”三级计算网络;量子计算则在加密通信、药物研发等领域展现颠覆性潜力,其物理比特操控精度已达实用化临界点。技术方向核心特征典型应用场景异构
- 【教程4>第1章>第4节】FPGA时序图制作小工具
fpga和matlab
#fpga开发时序图
欢迎订阅《★教程1:matlab入门100例》《★教程2:fpga入门100例》《★教程3:simulink入门60例》《★教程4:FPGA/MATLAB/Simulink联合应用开发入门与进阶X例》教程4·目录·目录1.软件版本2.FPGA时序图概述3.FPGA时序图绘制4.视频操作步骤5.总结与展望
- iOS http封装
374016526
ios服务器交互http网络请求
程序开发避免不了与服务器的交互,这里打包了一个自己写的http交互库。希望可以帮到大家。
内置一个basehttp,当我们创建自己的service可以继承实现。
KuroAppBaseHttp *baseHttp = [[KuroAppBaseHttp alloc] init];
[baseHttp setDelegate:self];
[baseHttp
- lolcat :一个在 Linux 终端中输出彩虹特效的命令行工具
brotherlamp
linuxlinux教程linux视频linux自学linux资料
那些相信 Linux 命令行是单调无聊且没有任何乐趣的人们,你们错了,这里有一些有关 Linux 的文章,它们展示着 Linux 是如何的有趣和“淘气” 。
在本文中,我将讨论一个名为“lolcat”的小工具 – 它可以在终端中生成彩虹般的颜色。
何为 lolcat ?
Lolcat 是一个针对 Linux,BSD 和 OSX 平台的工具,它类似于 cat 命令,并为 cat
- MongoDB索引管理(1)——[九]
eksliang
mongodbMongoDB管理索引
转载请出自出处:http://eksliang.iteye.com/blog/2178427 一、概述
数据库的索引与书籍的索引类似,有了索引就不需要翻转整本书。数据库的索引跟这个原理一样,首先在索引中找,在索引中找到条目以后,就可以直接跳转到目标文档的位置,从而使查询速度提高几个数据量级。
不使用索引的查询称
- Informatica参数及变量
18289753290
Informatica参数变量
下面是本人通俗的理解,如有不对之处,希望指正 info参数的设置:在info中用到的参数都在server的专门的配置文件中(最好以parma)结尾 下面的GLOBAl就是全局的,$开头的是系统级变量,$$开头的变量是自定义变量。如果是在session中或者mapping中用到的变量就是局部变量,那就把global换成对应的session或者mapping名字。
[GLOBAL] $Par
- python 解析unicode字符串为utf8编码字符串
酷的飞上天空
unicode
php返回的json字符串如果包含中文,则会被转换成\uxx格式的unicode编码字符串返回。
在浏览器中能正常识别这种编码,但是后台程序却不能识别,直接输出显示的是\uxx的字符,并未进行转码。
转换方式如下
>>> import json
>>> q = '{"text":"\u4
- Hibernate的总结
永夜-极光
Hibernate
1.hibernate的作用,简化对数据库的编码,使开发人员不必再与复杂的sql语句打交道
做项目大部分都需要用JAVA来链接数据库,比如你要做一个会员注册的 页面,那么 获取到用户填写的 基本信后,你要把这些基本信息存入数据库对应的表中,不用hibernate还有mybatis之类的框架,都不用的话就得用JDBC,也就是JAVA自己的,用这个东西你要写很多的代码,比如保存注册信
- SyntaxError: Non-UTF-8 code starting with '\xc4'
随便小屋
python
刚开始看一下Python语言,传说听强大的,但我感觉还是没Java强吧!
写Hello World的时候就遇到一个问题,在Eclipse中写的,代码如下
'''
Created on 2014年10月27日
@author: Logic
'''
print("Hello World!");
运行结果
SyntaxError: Non-UTF-8
- 学会敬酒礼仪 不做酒席菜鸟
aijuans
菜鸟
俗话说,酒是越喝越厚,但在酒桌上也有很多学问讲究,以下总结了一些酒桌上的你不得不注意的小细节。
细节一:领导相互喝完才轮到自己敬酒。敬酒一定要站起来,双手举杯。
细节二:可以多人敬一人,决不可一人敬多人,除非你是领导。
细节三:自己敬别人,如果不碰杯,自己喝多少可视乎情况而定,比如对方酒量,对方喝酒态度,切不可比对方喝得少,要知道是自己敬人。
细节四:自己敬别人,如果碰杯,一
- 《创新者的基因》读书笔记
aoyouzi
读书笔记《创新者的基因》
创新者的基因
创新者的“基因”,即最具创意的企业家具备的五种“发现技能”:联想,观察,实验,发问,建立人脉。
第一部分破坏性创新,从你开始
第一章破坏性创新者的基因
如何获得启示:
发现以下的因素起到了催化剂的作用:(1) -个挑战现状的问题;(2)对某项技术、某个公司或顾客的观察;(3) -次尝试新鲜事物的经验或实验;(4)与某人进行了一次交谈,为他点醒
- 表单验证技术
百合不是茶
JavaScriptDOM对象String对象事件
js最主要的功能就是验证表单,下面是我对表单验证的一些理解,贴出来与大家交流交流 ,数显我们要知道表单验证需要的技术点, String对象,事件,函数
一:String对象;通常是对字符串的操作;
1,String的属性;
字符串.length;表示该字符串的长度;
var str= "java"
- web.xml配置详解之context-param
bijian1013
javaservletweb.xmlcontext-param
一.格式定义:
<context-param>
<param-name>contextConfigLocation</param-name>
<param-value>contextConfigLocationValue></param-value>
</context-param>
作用:该元
- Web系统常见编码漏洞(开发工程师知晓)
Bill_chen
sqlPHPWebfckeditor脚本
1.头号大敌:SQL Injection
原因:程序中对用户输入检查不严格,用户可以提交一段数据库查询代码,根据程序返回的结果,
获得某些他想得知的数据,这就是所谓的SQL Injection,即SQL注入。
本质:
对于输入检查不充分,导致SQL语句将用户提交的非法数据当作语句的一部分来执行。
示例:
String query = "SELECT id FROM users
- 【MongoDB学习笔记六】MongoDB修改器
bit1129
mongodb
本文首先介绍下MongoDB的基本的增删改查操作,然后,详细介绍MongoDB提供的修改器,以完成各种各样的文档更新操作 MongoDB的主要操作
show dbs 显示当前用户能看到哪些数据库
use foobar 将数据库切换到foobar
show collections 显示当前数据库有哪些集合
db.people.update,update不带参数,可
- 提高职业素养,做好人生规划
白糖_
人生
培训讲师是成都著名的企业培训讲师,他在讲课中提出的一些观点很新颖,在此我收录了一些分享一下。注:讲师的观点不代表本人的观点,这些东西大家自己揣摩。
1、什么是职业规划:职业规划并不完全代表你到什么阶段要当什么官要拿多少钱,这些都只是梦想。职业规划是清楚的认识自己现在缺什么,这个阶段该学习什么,下个阶段缺什么,又应该怎么去规划学习,这样才算是规划。
- 国外的网站你都到哪边看?
bozch
技术网站国外
学习软件开发技术,如果没有什么英文基础,最好还是看国内的一些技术网站,例如:开源OSchina,csdn,iteye,51cto等等。
个人感觉如果英语基础能力不错的话,可以浏览国外的网站来进行软件技术基础的学习,例如java开发中常用的到的网站有apache.org 里面有apache的很多Projects,springframework.org是spring相关的项目网站,还有几个感觉不错的
- 编程之美-光影切割问题
bylijinnan
编程之美
package a;
public class DisorderCount {
/**《编程之美》“光影切割问题”
* 主要是两个问题:
* 1.数学公式(设定没有三条以上的直线交于同一点):
* 两条直线最多一个交点,将平面分成了4个区域;
* 三条直线最多三个交点,将平面分成了7个区域;
* 可以推出:N条直线 M个交点,区域数为N+M+1。
- 关于Web跨站执行脚本概念
chenbowen00
Web安全跨站执行脚本
跨站脚本攻击(XSS)是web应用程序中最危险和最常见的安全漏洞之一。安全研究人员发现这个漏洞在最受欢迎的网站,包括谷歌、Facebook、亚马逊、PayPal,和许多其他网站。如果你看看bug赏金计划,大多数报告的问题属于 XSS。为了防止跨站脚本攻击,浏览器也有自己的过滤器,但安全研究人员总是想方设法绕过这些过滤器。这个漏洞是通常用于执行cookie窃取、恶意软件传播,会话劫持,恶意重定向。在
- [开源项目与投资]投资开源项目之前需要统计该项目已有的用户数
comsci
开源项目
现在国内和国外,特别是美国那边,突然出现很多开源项目,但是这些项目的用户有多少,有多少忠诚的粉丝,对于投资者来讲,完全是一个未知数,那么要投资开源项目,我们投资者必须准确无误的知道该项目的全部情况,包括项目发起人的情况,项目的维持时间..项目的技术水平,项目的参与者的势力,项目投入产出的效益.....
- oracle alert log file(告警日志文件)
daizj
oracle告警日志文件alert log file
The alert log is a chronological log of messages and errors, and includes the following items:
All internal errors (ORA-00600), block corruption errors (ORA-01578), and deadlock errors (ORA-00060)
- 关于 CAS SSO 文章声明
denger
SSO
由于几年前写了几篇 CAS 系列的文章,之后陆续有人参照文章去实现,可都遇到了各种问题,同时经常或多或少的收到不少人的求助。现在这时特此说明几点:
1. 那些文章发表于好几年前了,CAS 已经更新几个很多版本了,由于近年已经没有做该领域方面的事情,所有文章也没有持续更新。
2. 文章只是提供思路,尽管 CAS 版本已经发生变化,但原理和流程仍然一致。最重要的是明白原理,然后
- 初二上学期难记单词
dcj3sjt126com
englishword
lesson 课
traffic 交通
matter 要紧;事物
happy 快乐的,幸福的
second 第二的
idea 主意;想法;意见
mean 意味着
important 重要的,重大的
never 从来,决不
afraid 害怕 的
fifth 第五的
hometown 故乡,家乡
discuss 讨论;议论
east 东方的
agree 同意;赞成
bo
- uicollectionview 纯代码布局, 添加头部视图
dcj3sjt126com
Collection
#import <UIKit/UIKit.h>
@interface myHeadView : UICollectionReusableView
{
UILabel *TitleLable;
}
-(void)setTextTitle;
@end
#import "myHeadView.h"
@implementation m
- N 位随机数字串的 JAVA 生成实现
FX夜归人
javaMath随机数Random
/**
* 功能描述 随机数工具类<br />
* @author FengXueYeGuiRen
* 创建时间 2014-7-25<br />
*/
public class RandomUtil {
// 随机数生成器
private static java.util.Random random = new java.util.R
- Ehcache(09)——缓存Web页面
234390216
ehcache页面缓存
页面缓存
目录
1 SimplePageCachingFilter
1.1 calculateKey
1.2 可配置的初始化参数
1.2.1 cach
- spring中少用的注解@primary解析
jackyrong
primary
这次看下spring中少见的注解@primary注解,例子
@Component
public class MetalSinger implements Singer{
@Override
public String sing(String lyrics) {
return "I am singing with DIO voice
- Java几款性能分析工具的对比
lbwahoo
java
Java几款性能分析工具的对比
摘自:http://my.oschina.net/liux/blog/51800
在给客户的应用程序维护的过程中,我注意到在高负载下的一些性能问题。理论上,增加对应用程序的负载会使性能等比率的下降。然而,我认为性能下降的比率远远高于负载的增加。我也发现,性能可以通过改变应用程序的逻辑来提升,甚至达到极限。为了更详细的了解这一点,我们需要做一些性能
- JVM参数配置大全
nickys
jvm应用服务器
JVM参数配置大全
/usr/local/jdk/bin/java -Dresin.home=/usr/local/resin -server -Xms1800M -Xmx1800M -Xmn300M -Xss512K -XX:PermSize=300M -XX:MaxPermSize=300M -XX:SurvivorRatio=8 -XX:MaxTenuringThreshold=5 -
- 搭建 CentOS 6 服务器(14) - squid、Varnish
rensanning
varnish
(一)squid
安装
# yum install httpd-tools -y
# htpasswd -c -b /etc/squid/passwords squiduser 123456
# yum install squid -y
设置
# cp /etc/squid/squid.conf /etc/squid/squid.conf.bak
# vi /etc/
- Spring缓存注解@Cache使用
tom_seed
spring
参考资料
http://www.ibm.com/developerworks/cn/opensource/os-cn-spring-cache/
http://swiftlet.net/archives/774
缓存注解有以下三个:
@Cacheable @CacheEvict @CachePut
- dom4j解析XML时出现"java.lang.noclassdeffounderror: org/jaxen/jaxenexception"错误
xp9802
java.lang.NoClassDefFoundError: org/jaxen/JaxenExc
关键字: java.lang.noclassdeffounderror: org/jaxen/jaxenexception
使用dom4j解析XML时,要快速获取某个节点的数据,使用XPath是个不错的方法,dom4j的快速手册里也建议使用这种方式
执行时却抛出以下异常:
Exceptio