DSP28335的时钟电路介绍与时钟电路配置相关问题

CPU控制器的主频是CPU的一个极其重要的性能指标，决定着CPU处理一条基本指令花费的时间。主频是由时钟信号产生，同时，时钟信号是所有运算能力与处理的源头。DSP28335工作的最高主频为150MHZ,对应的时间为6.67ns。
**一、28335的时钟源**
如图1所示：

图1 时钟与锁相环电路
从上图可以看出，28335的时钟源有两种，但是我们在实际应用当中，都是采用使用内部振荡器作为时钟源的（简称内部时钟），也就是在X1与X2之间连接一个晶体，就可以产生时钟源。（这里只介绍这种方式产生时钟信号的配置）。具体工作如下：
振荡电路产生的时钟信号OSCCLK，该信号受到PLLSTS[OSCOFF]为控制导通，这个位的控制在TI官方给的头文件配置中已经连接上了，不需要进行控制，再说了，这个位如果没有连接上，前端产生的时钟信号也不能传输到后面的电路中去。OSCCLK信号可以兵分两路，一路是直接过去，一路是进入锁相环模块。在实际应用中，一般不能直接采用OSCCLK这个信号，因为该信号的频率是由石英晶体产生的还不够高，需要进入锁相环先倍频后分频使用。那么，需要进入锁相环，首先需要使能锁相环，也就是需要设置PLLSTS[PLLOFF],这一位也是默认打开的，在配置中无需搭理。
接下来，最重要的就是锁相环倍频配置与分频配置，相对应的位就是PLLCR.bit.DIV与PLLSTS.bit.DIVSEL。

PLLCR寄存器中的位如上图所示，可见DIV占有4位。
PLLSTS寄存器位如上图所示，可见DIVSEL占有2位。

两者配置如上图所示，假设PLLCR中的位DIV为1010，也就是将OSCCLK10倍频，然后再将PLLSTS中的DIVSEL位配置成10就是倍频后的时钟信号进行2分频，如果我们使用的石英晶体是30M，那么最后产生的时钟频率为150MHZ.这样，我们的时钟就配置成功了。
二、在CCS进行时钟配置
在CCS中，对时钟进行配置的源文件是在系统初始化源文件中（DSP2833x_SysCtrl.c）

   InitPll(DSP28_PLLCR,DSP28_DIVSEL);

只需要修改这条语句中的两个参数就可以改变DSP时钟频率。