PXI Express外设板信号汇总（更新中）

CompactPCI Express部分

PCI Express通信

PETpx // PCI Express Transmitter positive, Lane x
PETnx // PCI Express Transmitter negative, Lane x
PERpx // PCI Express Receiver positive, Lane x
PERnx // PCI Express Receiver negative, Lane x

数据传输差分线。CompactPCI Express中PET和PER的命名规则与PCI Express是相反的，按外设板连接器为准，PET信号（如A5、B5脚）方向是从外设到系统，PER（如C5、D5脚）方向是从系统到外设。差分线p和n可交换^{[1], p56, [2]}。电容耦合在发射侧^{[3], p64}。

RefClk+ // Reference Clock, positive
RefClk- // Reference Clock, negative

参考时钟差分对。这个信号是LVPECL，可在外设侧电容耦合并转换成其他电平^{[3], p80}。

PERST# // PCI Express Reset, active low

这个信号拉高表示PXI电源和参考时钟都已稳定^{[3], p99}。方向从系统到外设。

热插拔

ATNLED // Attention LED

系统板输出，驱动外设板上的LED^{[3], p107}。

ATNSW# // Attention Switch, active low

外设板直接接开关到地，系统板上拉。不支持热插拔的外设板，该引脚应悬空；支持热插拔但没有该开关的外设板，应直接接高电平^{[3], p107}。

PRSNT# // Present, active low

外设板直接接地。

PWREN#

方向从系统到外设，一般用于开启外设板的主电源芯片，低电平有效。这是个短引脚，支持热插拔的外设板可以将这个脚用电阻上拉，在板卡插入过程的最后开启主电源^{[3], p107}。

MPWRGD // Module Power Good

方向从外设到系统，表示外设电源已稳定，高电平有效。支持热插拔的板卡，应将这个脚用10K电阻下拉到地，并接电源芯片（或热插拔管理芯片）power good^{[3], p108}。

热插拔顺序

子板插入，PWREN#最后连接；
子板PWREN#被拉低，这个信号控制热插拔控制器或稳压器开启；
子板电源稳定，处理器开始接管子板逻辑；
子板拉高MPWRGD，表示配置完毕。

其他信号

SMBDAT
SMBCLK
ALERT#

SMBus用的，这三个信号在系统板做上拉^{[3], p86-p87}。外设板可以不用^{[3], p85, [4], p79}。SMBus和热插拔是独立的功能，具体问题见^{[3], p108}。

SYSEN#

这个信号用于识别系统槽，在背板系统槽上接地、其他槽上悬空。外设板不会用到^{[3], p103}。

GA[4..0] // Geographical Addressing

这几个信号用于外设板识别自己在哪个槽上。二进制码，在背板上接地表示0、悬空表示1^{[3], p103}。

WAKE#

用于外设板唤醒系统板^{[3], p96}。如果外设板不支持Wake功能，把这个脚悬空。WAKE和热插拔是独立的功能，具体问题见^{[3], p108}。

5VAUX

这是个长开的电源，用于热插拔、SMBus、WAKE功能^{[3], p85}。

主机信号

PWRBTN#、PS_ON#、PWR_OK、LINKCAP

这些信号和外设板没关系。

PXI Extension部分

时钟

PXIe_CLK100_P
PXIe_CLK100_N

3.3V LVPECL的100MHz时钟，方向从背板到外设，外设板传输线差分阻抗100Ω并端接^{[4], p66}。

PXI_CLK10

3.3V单端的10MHz时钟，方向从背板到外设^{[4], p66}。PXI_CLK10与PXIe_CLK100是同步的（严格10分频关系）^{[4], p67}。

PXIe_SYNC100_P
PXIe_SYNC100_N

3.3V LVPECL的时钟同步信号，方向从背板到外设，外设板传输线差分阻抗100Ω并端接^{[4], p66}。这个信号是（周期不规定的）10ns正脉冲，它为高电平时出现的PXIe_CLK100的上升沿，表示下一个PXIe_CLK100上升沿是与PXI_CLK10上升沿对齐的^{[4], p67}。利用这个信号和PXIe_CLK100配合，可以生成一个与PXI_CLK10有确定相位关系的分频时钟^{[4], p73}。

PXI-1

PXI_STAR

//

PXI_LBL6
PXI_LBR6

一个链状的信号，各板卡可以与相邻两个板卡通信^{[4], p65}。这个线可以承受较高电压，也可以用来传模拟信号^{[5], p22}。

PXI_TRIG[7..0]

//

PXIe

PXIe_DSTARA_P
PXIe_DSTARA_N

//

PXIe_DSTARB_P
PXIe_DSTARB_N

//

PXIe_DSTARC_P
PXIe_DSTARC_N

//

备注

CompactPCI Express目前版本没有CLKREQ#信号（这个信号在PCIe 2.0中才有）。

参考文献

[1] PCI Express Card Electromechanical Specification Revision 1.1

[2] PEX8614 Product Brief

[3] CompactPCI Express Specification, Draft R1.0 RC1

[4] PXI Express Hardware Specification Rev. 1.0

[5] PXI Hardware Specification Rev. 2.2