FPGA SDRAM接口设计(二) 庖丁解牛1

目录

SDRAM—IS42S16400F功能描述:

总体描述:

大体工作过程:

引脚功能介绍:


SDRAM—IS42S16400F功能描述:

总体描述:

64Mb SDRAM是一个高速CMOS,动态设计用于3.3V的随机存取存储器,可存储67,108,864位数据。每个16,777,216位的存储区被组织为4,096行  x  256列个存储单元,每个单元存储16位数据。

64Mb SDRAM包括一个自动刷新模式、省电和掉电模式。所有信号都是在时钟信号CLK的上升沿寄存。

所有输入和输出均兼容LVTTL。

64Mb SDRAM具有同步冲突的能力,突发结束时启动自定时行预充电。

在访问其中一个Bank时,为一个Bank预充电其他三个银行将隐藏预充电周期并提供无缝,高速,随机访问操作。

SDRAM读写访问是面向突发的,读写访问选定的位置并继续对选定位置下继续访问。读写访问前需要一个激活命令,然后是READ或WRITE命令,结束后启动预充电。可编程的READ或WRITE突发长度包括1、2、4和8个位置或整页,带有突发终止选项。

大体工作过程:

通电时首先初始化SDRAM,其初始化过程包括:
(1)上电等待时钟稳定,DQM高,CKE高。
(2)100μs的延迟,期间除了COMMAND INHIBIT 或 NOP命令,其他命令不能有。在此期间至少有一个COMMAND INHIBIT 或 NOP命令。
(3)PRECHARGE命令。给所有Bank预充电,使所有Bank处于空闲状态。
(4)两个自动刷新操作。
(5)配置模式寄存器。后需要2个NOP命令。

初始化后,SDRAM就处于空闲状态,就可以对SDRAM进行其他操作,例如读操作,写操作,自动刷新操作。自动刷新操作从上篇文章中写到,每64ms刷新4096次,就是每64ms就对4096行存储单元刷新一次,防止数据丢失。读写操作前都必须有激活命令(ACTIVE),对确定的bank和确定的行进行激活,再进行读写操作,读写完需要预充电命令。

引脚功能介绍:

以下为IS42S16400F芯片引脚图及引脚描述表:

  FPGA SDRAM接口设计(二) 庖丁解牛1_第1张图片FPGA SDRAM接口设计(二) 庖丁解牛1_第2张图片

A0-A11(Input):地址输入。在ACTIVE命令(行地址A0-A11)和READ / WRITE命令(A0-A7,其中A10定义自动预充电)期间采样A0-A11,以从相应存储体的存储器阵列中选择一个位置。 在PRECHARGE命令期间对A10进行采样,以确定是否要对所有存储体进行预充电(A10为高)或由BA0,BA1选择的存储体为(LOW)。 地址输入还在LOAD MODE REGISTER命令期间提供操作码。

DQ0-DQ15(Inout):I / O引脚。 通过这些引脚的I / O可以使用LDQM和UDQM引脚以字节为单位进行控制。

BA0, BA1(Input):Bank选择地址。BA0和BA1定义了正在应用ACTIVE,READ,WRITE或PRECHARGE命令的存储体。

CLK(Input):CLK是该设备的主时钟输入。 除CKE以外,与此引脚的上升沿同步获取该器件的所有输入。

CKE(Input):CKE输入确定是否启用CLK输入。 CLK信号的下一个上升沿在CKE为高电平时有效,而在低电平时无效。当CKE为LOW时,器件将处于掉电模式,时钟挂起模式或自我刷新模式。 CKE是异步输入。

CS(Input):CS输入确定是否在设备内启用了命令输入。当CS为LOW时启用命令输入,而CS为HIGH则禁用命令输入。 当CS为高电平时,设备保持先前状态。

CAS(Input):CAS与RAS和WE一起构成设备命令。 有关设备命令的详细信息,请参见“命令真值表”(下边会给出)。

RAS(Input):RAS与CAS和WE一起构成设备命令。 有关设备命令的详细信息,请参见“命令真值表”(下边会给出)。

WE(Input):WE与RAS和CAS一起形成设备命令。 有关设备命令的详细信息,请参见“命令真值表”(下边会给出)。

LDQM,UDQM(Input):LDQM和UDQM控制I / O缓冲区的低字节和高字节。 在读取模式下,LDQM和UDQM控制输出缓冲区。 当LDQM或UDQM为LOW时,相应的缓冲字节被使能,而当HIGH时,其禁用。 LDQM / UDQM为高电平时,输出进入高阻抗状态。 此功能对应于常规DRAM中的OE。 在写模式下,LDQM和UDQM控制输入缓冲区。 当LDQM或UDQM为LOW时,启用相应的缓冲区字节,并且可以将数据写入设备。 当LDQM或UDQM为高电平时,输入数据被屏蔽,无法写入设备。

VDDQ(pow):输出缓冲电源。

GNDQ(pow):输出缓冲地。

VDD(pow):设备内部电源。

GND(pow):设备内部地。

下表是命令和DQM操作的真值表:
FPGA SDRAM接口设计(二) 庖丁解牛1_第3张图片

SDRAM由CS/RAS/CAD/WE控制的主要命令有:COMMAND INHIBIT (NOP)、COMMAND INHIBIT (NOP)、ACTIVE、READ、WRITE、BURST TERMINATE、PRECHARGE、AUTO REFRESH or SELF REFRESH。

下一篇将对各个命令作具体讲解。

你可能感兴趣的:(FPGA学习,#,1,SDRAM接口设计)