EFR32的硬件设计注意事项

在支持客户时，看到的问题做一个小的整理，不当支持，请包涵；

首先开发EFR32，建议手手中至少有一块EFR32开发板---下载，调试，抓包；

然后开始设计模块硬件，

2.1、模块的供电方式

2.2、RF链路设计

2.3、硬件的定义--调试引脚，功能引脚

2.1、模块的供电方式

EFR32设计最基础的部分，要依据不同应用来选择不同的供电方式，如Gateway适合外部电源直接供电到PAVDD和RFVDD，而Sleep Device适合DCDC供电到PAVDD和RFVDD；因为EFR32用外部电源直接来供电到PAVDD和RFVDD可以使发射功率大于13dBm，而使用内部DCDC供电到PA和RF可以减小Standby电流而节能，所以适合Sleep Device；

上图：

                                                               

          图一：外部电源直接供电到PAVDD和RFVDD（发射功率可以大于13dBm）          图一：内部DCDC供电到PAVDD和RFVDD（发射功率要小于13dBm）

2.2、RF链路设计

具体电阻电感电容值参考Mighty Gecko参考设计：19.5 dBm RadioBRD4151A_B01_schematic

  图一：发射功率可以小于13dBm         图二：适合发射功率要大于13dBm

RF 链路设计更多的是要看PCB设计

官方文档参考AN928

总则：

1、尽量多的GND 过孔（RF 链路和IC的PAD），

2、GND的完整性bottom，尽可能保证GND的完整性，Top RF IC RF链路

3、在PCB边沿，使用一系列GND 过孔，RF链路两个过孔距离小于40-50 mil，减少谐波的；RF Trace 和 GND 大于0.5mm的距离

4、避免市使用长的导线来连接器件，经量减少期间之间的距离；避免使用循环、线长，以避免其共振。特别是在谐波。

5、电感避免放在相同的方向，减少附近的离散电感器之间的耦合，

6、使用不同的阻抗的传输线之间的圆锥线宽度(即：不同的阻抗)，以减少内部反射。

7、总是确保好的VDD筛选利用旁路电容(尤其是在工作频率的范围)。尽可能靠近IC，使用尽可能短的VDD的Trace

8 、晶振尽可能靠近IC，且用GND包裹；

9、避免路由GPIO线附近或下方的RF线、天线或晶振，或与晶振信号并行。

10、尽量避免使Silkscreen印刷在天线或天线铜保持的区域。Silkscreen层 印刷在天线附近可以稍微影响介质天线的环境

11、匹配电路之后导线应该做成50欧姆阻抗匹配；

规则检查项：AN928---

2.3、硬件的定义--调试引脚，功能引脚

常用的10pin-Debug口

模块的功能GPIO：

在Datasheet的 GPIO Functionality Table有这样的图表，没有用EFM EFR系列可能会很疑惑，其实EFR32的GPIO是很灵活的，里面有Analog总线，和数字的Cross Bus，来灵活配置；

如上图，PF3为例子，PF3可以接到

1，Analog：BUS AY（上可以用ADC0:APORT1YCH19；ACMP0:APORT1YCH19；ACMP1:APORT1YCH19）和BUSBX（ADC0:APORT2XCH19；ACMP0:APORT2XCH19；ACMP1:APORT2XCH19
）上；

2，Timers：TIM0_CC0 #27：Timer0 channel 0 通道Location 27会映射到PF3上；

3...，Communication 和Timer类似

2017-07-20

试写完