FPGA面试题

 

非易失失性存储器.
CPU cache  Write-through  write-back
建立时间和保持时间
QAM和QPSK
芯片功耗在高温高压最大
程序控制指令
代码覆盖率。
环形振荡器
流水线
不可综合verilog指令
网表仿真
MAX7000 是CPLD器件，MAX10即是CPLD也是FPGA
fpga和cpld的比较
linux中 shll 的$符号  读取命令行参数
FFT
一个cycle只能完成8bits*8bits或者17bits+17bits+17bits,那么16*16bits最少需要多少cycle
Latch和FF的比较
（A XOR B） OR (C AND D) 与非门实现
竞争冒险的判断方法：代数法和卡洛图
FPGA 中RAM的工作模式
FPGA和ASIC比较
简答题：
1. 用最少的逻辑资源实现 a[7:0]*11111011, Verilog HDL代码
2. 序列检测器0101，状态转移图，代码
3. FPGA 中典型的的时序优化方法
4.100Mhz 向 300Mhz跨时钟域  单bit；方案，代码

=======================================================

       1、什么是Setup 和Holdup时间？

建立时间是指信号到达触发器输入端的时间要早于时钟敏感边沿到达触发器的时间，只有满足保持时间信号才能正确的保存到触发器。保持时间是指时钟边沿到达后数据需要稳定的时间，这是保证数据能够保存到触发器的另一个指标。

2、什么是竞争与冒险现象？怎样判断？如何消除？

竞争是指逻辑电路由于电路中延时时间不一致导致信号到达时间不一致叫做竞争。由于竞争在逻辑电路中产生的毛刺叫做冒险。

直接观察逻辑电路中是否存在互斥项；通过卡诺图观察看是否存在边沿相对的情况。可以增加互补乘积项；在输出端加滤波电容；采用时序逻辑；

3、 请画出用D触发器实现2倍分频的逻辑电路？

D触发器的Q非端与D端相连，时钟连D触发器的时钟端即可。

4、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？

答：线与逻辑是指两根线直接相连能够实现与的功能。在硬件上需要OC门，如果不采用OC门会导致门电路管电流过大而烧坏逻辑门。

5、什么是同步逻辑和异步逻辑？

答：同步逻辑是指整个逻辑电路均在同一个时钟下工作，只有在时钟有效时逻辑的变化才会有效，其他时刻的变化不会引起其它器件的逻辑变化。异步逻辑则指逻辑电路中可能存在多个时钟信号，或者不存在时钟信号，电路中一个逻辑的变化就可能引起整个电路逻辑的变化。

6、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？

ttl,lvttl,cmos,lvcmos,；不可以，ttl不可以驱动cmos,cmos可以驱动ttl;

7、你所知道的可编程逻辑器件有哪些？

PLA，CPLD，FPGA；