关于Lattice DDR3 diamond 联合modelsim逻辑仿真

一般来说，要想真正的了解其中的原理，验证逻辑有没有问题，那么，我们首先应该进行利用modelsim进行仿真，从开始了解DDR3到真正的仿真到现在的差不多可以在板子上跑起来，花了好长的时间，明明其中遇到的都是一些小问题，可就是纠结好久都没办法解决。

首先，我们需要根据项目要求生成DDR3的IP核，，生成IP核的参数大部分都是根据硬件电路来设置的，在这里就不过多说明。只需要注意添加IP核到工程中的时候，需要根据下图添加IP核的路径。

那么接下来要做的就是，写testbench文件，diamond联合modelsim仿真需要注意的第一点写一下：

GSR GSR_INST (.GSR   (1’d1));
PUR PUR_INST (.PUR   (1‘d1));

然后在一下文件夹中添加以下两个文件。

写好testbench文件后，就直接联合仿真，但是会出现很多的error：提示文件打不开之类的，我开始纠结了好久，明明利用include引用了，但是就是编译出错，最后发现是路径不够详细。`include "..../ddr3_core/ddr_p_eval/testbench/tests/ecp3/tb_config_params.v"添加了详细路径后，发现不报错了。

下面dqs_ok的检测应该与连接sdram的em_ddr_dqs的原理是一样的，