vivado约束向导

vivado约束向导_第1张图片

set_input_delay -clock virtual_clock 1.0 [get_ports din[15]] -min
set_input_delay -clock virtual_clock 3.0 [get_ports din[15]] -max
set_output_delay -clock virtual_clock 2.0 [get_ports combOut] -min
set_output_delay -clock virtual_clock 4.0 [get_ports combOut] -max

 

 

vivado约束向导_第2张图片

 

vivado约束向导_第3张图片

 

你可能感兴趣的:(Vivado,FPGA)