使用Modelsim仿真DDR3的example出错

在仿真DDR3核时，用modelsim编译时会出现下面错误：

Error:can‘t read "env(XILINX)":no such variable

原因：在.do文件中指定的glbl.v文件的路径不对，vlog  -incr $env(XILINX)/verilog/src/glbl.v 这个是相对路径

解决方法：glbl.v文件在ISE安装目录下ISE/verilog/src/下面，在.do文件中需要指定这个路径。假如我的ISE安装在C盘，那么修改为vlog  C:/Xilinx/14.7/ISE_DS/ISE/verilog/src/glbl.v