ADC外围电路的设计

ADC

外围电路的设计

 

 

 

模拟电路的设计

 

 

数字外围电路的设计

 

 

电源和接地的设计

 

 

信号隔离的设计

 

 

在使用

ADC

芯片时，由于

ADC

的型号多样化，其性能各有局限性，所以为了使

ADC

能够适

应现场需要以及满足后继电路的要求，必需对

ADC

的外围电路进行设计。

ADC

外围电路的

设计通常包括模拟电路、数字电路和电源电路的设计。

 

 

1

模拟电路的设计

 

 

1

．

1

前置放大器电路的设计

 

 

市场上除了少数的

ADC

本身带有放大电路外，多数

ADC

都不具备此结构，而一般模／数转

换系统的模拟输入信号是比较小的，

因此通常需要使用模拟放大器，

来提升输入电压。

模拟

放大器一般选用集成运算放大器、

仪表放大器或隔离放大器等。

使用模拟放大器时要着重考

虑放大器的带宽和精度，当选择运算放大器时，其带宽和精度都应当优于所选择的

ADC

。

 

模拟放大器不仅能放大模拟输入信号，

而且还具有阻抗变化的作用。

对于输入电阻比较小的

ADC

，而信号源的内阻又比较大时，需要选用高输入阻抗、低输出阻抗的放大器，有时也可

以加接电压跟随器，以提高输入阻抗，从而达到匹配的目的。

 

 

1

．

2

采样保持电路的设计

 

 

采样保持电路可以使

ADC

转换器在转换期间保持电压不变，因此对于没有采样保持电路的

ADC

，必需在模拟输入之前加接采样保持电路。在选用采样保持器时，要注重捕获时间和顶

级率的选择，

因为它们直接关系到模／数转换系统的整体性能。

捕获时间实质就是采样保持

器的采样阶段所需的时间，

它要与

ADC

的转换时间合理配合，

过大则影响

ADC

的转换速率，

过小则容易产生功能混乱或数据丢失等现象。

 

 

在

ADC

进行转换的过程中，采样保持电路进入保持阶段。通常采样保持电路是靠电容来进

行电压保持的，

由于电容和采样开关中漏电流以及保持电路中偏置电流的影响，

使保持的模

拟电压随时间的延续而有所下降

(

或上升

)

，其下降的速率就是采样保持电路的顶级率。顶级

率过大就会影响转换精度。

顶级率和捕获时间不但与采样保持电路有关，

而且还与外接的保

持电容有关，增大电容时，可以减小顶级率，但捕获时间将增大，因此需要全面考虑。对于

模拟输入电压变化缓慢的系统，可以不使用采样保持电路，一般模拟输入电压变化不超过

1

／

2LSB

时，就可不用。

 

 

1

．

3

多路开关的设计

 

 

多路开关也是

ADC

的主要外围设备之一。设计时需要注意以下问题：实际中，部分

ADC

的

输入电阻较小，而模拟多路开关并不是理想开关，其导通电阻较大，因此

ADC

与模拟多路

开关之间的阻抗并不匹配，

这将影响整个系统的运行精度，

因此不容忽视，

这时可在多路开

关与

ADC

之间加接高输入阻抗的电压跟随器；此外模拟多路开关存在漏电流，而且各路开

关是并联的，

当开关的路数较多时，

漏电流就不能忽视，

这时可采用分级模拟开关来解决这

个问题；在多通道的数据采集系统中，当通道切换时，模拟电压将产生阶跃变化，

这时应等

阶跃变化稳定后，再让采样保持电路进入采样阶段；具有分级流水结构的

ADC

和∑

-

△型的

ADC

，其输出的数据是滞后的，因此需要全面考虑转换器外围电路所需的稳定时间以及

ADC

对多路开关的阶跃变化所需的响应时间等。

 

 

2

数字外围电路的设计

 

 

ADC

的输出是数字电路，

它与后继电路相连接所需要的数据线可以分为并行接口和串行接口

两种型式。

 

 

2

．

1

并行接口电路的设计

 

 

绝大多数

ADC

的数据输出都具备并行接口，

可以很方便地与下级电路

(

微处理器等

)

的数据总

线相连接，数据传送速度快。

ADC

的数据总线常用的有

8

位和

16

位，但一般

10

～

16

位的

ADC

既能与

16

位的接口方式与

16

位的微控制器直接相连，

又能以

8

位接口方式与

8

位微控

制器相连。

并行接口除了并行的数据线外，

还需要许多控制信号线和状态信号线，

如启动转

换信号线、

读／写信号线、

片选信号线等。

由于各种

ADC

的芯片各不相同，

所以在设计时，

必须弄清具体型号的各信号定义、

时序以及使用微控制器的总线时序，

从而才能设计出满足

时序要求的接口电路。

 

 

2

．

2

串行接口电路的设计

 

 

串行接口只需要

1

根双向数据线、

或者

2

条传输方向相反的数据线和少量的控制线。

这样能

大大地减少芯片的引脚数目，

进而简化了整机的布线。

实际中多数微型控制器都有串行接口，

这样给串行数据输出的

ADC

使用提供了便利的条件，不过这种传输方式速度慢、效率低，

但随着芯片工作频率的提高，

串行传输速率也得到了改善。

常见的串行接口有通用异步接收

／发送器、串行外围接口和

I2C

总线等，设计时应根据具体情况采取相应的方式。

 

 

3

电源和接地的设计

 

 

在

ADC

电路中既含有模拟信号，

又含有数字信号，

而模拟信号部分是精密的信号处理电路，

例如分辨率为

10

位

5V

量程的

ADC

，所对应

1LSB

的模拟电压为

4

．

88mV

。数字电路部分是

与其他逻辑电路连接在一起的，

工作信号为脉冲信号，信号的幅度大，

频谱宽。对于模拟信

号来说，数字信号是一个干扰源，地线噪声可达几十毫伏，甚至几百毫伏。

如果存在接地不

良，布线不当等因素，那么数字噪声将严重影响模拟信号部分的精度，

甚至无法工作，

所以

对于高速

ADC

或高分辨率的转换系统要特别重视印制电路板的布线以及电源的去耦问题。

为了减小地线噪声干扰可以采取下列措施：

 

 

3

．

1

参考点的设计

 

 

AGND

与

DGND

分开，建立模拟参考点，把所有的模拟部分都接到这个参考点上。此外还应

注意合理布局，尽量缩短地线的长度，加大地线的横截面积等。

 

 

3

．

2AGND

和

DGND

连接的设计

 

 

AGND

接模拟参考点，

DGND

接数字电路，并与数字电源地相连接，并且

AGND

和

DGND

只

在靠近

ADC

的引脚一处进行连接。

 

 

3

．

3

电源接线的设计

 

 

多数

ADC

使用的不止是一种电源，

通常

5V

电源供数字部分使用，

15V

电源供模拟部分使用。

这两组电源要分别接到

AGND

和

DGND

上，

同时注意这两组电源的变压器绕组之间应具有良

好的绝缘和良好的静电隔离。

 

 

3

．

4

电源去耦的设计

 

 

ADC

的电源要加去耦电容，并且安装时电容要尽量靠近

ADC

的电源。一般情况下，电容可

用

1

～

10

μ

F

钽电容与

0

．

01

～

0

．

1

μ

F

高频瓷介电容并联。

 

 

3

．

5

高低噪声电路接地的设计

 

 

数字电路中的高频信号电路和大电流电路属于高噪声电路，而

ADC

接口中的数字信号则属

于低噪声电路，

因此两者应各有接地参考点。

前面是地线连接时需要考虑的问题，

但是在实

际中各电路结构和参数的差别很大，所以一般不能采取同一模式。对于一些

ADC

芯片说明

书中已经给出了电源和地线以及芯片评估板的印制电路布线图，

使用时要按照说明书去连接，

这样才能达到系统的预期指标。

 

 

4

信号隔离的设计

 

 

从上面的分析可知，

合理的布线和接地可以有效地抑制噪声干扰，

但由于模拟信号和数字信

号仍存在共地，

所以要彻底消除数字噪声对模拟信号的影响是不可能的。

此外，

模拟信号在

传输线上也容易受到干扰，

这些干扰不仅对模拟信号有影响，

对数字电路影响更大，

严重时

会产生运行错误。因此采取隔离措施可以进一步抑制干扰，常用的隔离元件是光电耦合器。

根据隔离位置的不同，

可分为

2

种隔离方式：

一种是隔离模拟信号端；

另一种是隔离数字信

号端。

由于数字信号的工作频率较高，

所以必须采用高速光电耦合器或采取加速措施，

并且

在微处理器中加人等待周期或增加信号锁存器等，

以协调光电耦合器引来的延迟时间，

这将

带来接口电路的复杂性和降低系统响应速度的负面影响。

在实际应用中，

由于对不同系统的

技术要求各有不同，所以

ADC

外围电路的设计也要根据具体情况采用不同的方法