STA基本方法（一）时序路径的分析方法

1、建立时间分析（setup timing check）

     建立时间是指在时钟捕获信号有效沿到来之前，数据信号必须提前达到稳定状态的时间。这里以最典型的时序路径类型触发器到触发器为例，如图所示。

     始出发点触发器FF0称为数据发射触发器（lauch flip-flop）,终止点触发器FF1称为数据捕获器（capture flip-flop）。当下一个时钟有效沿到来时，对终止点触发器进行建立时间的检查。为保证建立时间的满足，由始发点触发器输出的数据必须在下一个时钟有效沿到来前就已经达到稳定，其时序波形如图所示。

     该类型时序路径的建立时间必须满足式：Tlauch+Tck2q+Tdp < Tcapture+Tcycle-Tsetup

     因此，时序路径的建立时间分析是验证时序路径中时钟与数据之间的时序关系是否满足终止点时序单元建立时间的要求。

 

2、保持时间分析（hold timing check）

    保持时间是指为保证时序单元对数据读取正确，数据在时钟有效沿到来之后仍需要保持稳定的时间。同样，这里以最典型的时序路径类型触发器到触发器为例，如图所示。

     这里的分析与建立时间分析类似，为保证保持时间的满足，由终止点触发器接收的数据，必须在捕获时钟有效沿之后继续维持一段稳定的时间，其时序波形图如图所示。

    该类型时序路径的保持时间必须满足式：Tlauch+Tck2q+Tdp > Tcapture+Thold

    因此，时序路径的保持时间分析是验证时序路径中时钟与数据之间的时序关系是否满足终止点时序单元保持时间的要求。

 

微信公众号

     建立了一个微信公众号“Andy的ICer之路”，此公众号主要分享数字IC相关的学习经验（后期打算与csdn同步更新），做公众号的目的就是记录自己的学习过程，很多东西回过头来可能就忘记了，为了记住知识和分享知识，希望自己可以保持更新，有兴趣的朋友可以关注一下！