信号逻辑电平标准详解

信号的逻辑电平经历了从单端信号到差分信号、从低速信号到高速信号的发展过程。最基本的单端信号逻辑电平为CMOS、TTL，在此基础上随着电压摆幅的降低，出现LVCMOS、LVTTL等逻辑电平，随着信号速率的提升又出现ECL、PECL、LVPECL、LVDS、CML等差分信号逻辑电平。

1.信号逻辑电平参数概念定义

逻辑电平是指数字信号电压的高、低电平，相关参数定义如下：

(1)输入高电平门限Vih：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平;

(2)输入低电平门限Vil：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平;

(3)输出高电平门限Voh：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh;

(4)输出低电平门限Vol：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol;

(5)阈值电平Vt：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个介于Vil、Vih之间的电压值;对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平>Vih，输入低电平 <>

Tips:阈值电平只是用来表征数字电路芯片的特性，实际硬件电路设计过程中具有实际意义的是Vih和Vil。

对于一般的逻辑电平，Vih、Vil、Voh、Vol以及Vt的关系为：Voh>Vih>Vt>Vil >Vol

(6)Ioh：逻辑门输出为高电平时的负载电流(为拉电流);

(7)Iol：逻辑门输出为低电平时的负载电流(为灌电流);

(8)Iih：逻辑门输入为高电平时的电流(为灌电流);

(9)Iil：逻辑门输入为低电平时的电流(为拉电流)。

2.常见信号逻辑电平参数

常用的逻辑电平有：TTL、CMOS、ECL、PECL、LVDS、LVPECL、RS232、RS422、RS485、CML、SSTL、HSTL等。

(1)TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列、3.3V系列、2.5V系列和1.8V系列，3.3V的TTL电平和CMOS电平通常称为LVTTL和LVCMOS;

(2)RS232/RS422/RS485是串口(UART)的电平标准，RS232是单端输入输出，RS422和RS485是差分输入输出;

(3)ECL、PECL、LVPECL、LVDS、CML是差分输入输出电平;

(4)SSTL主要用于DDR存储器，HSTL主要用于QDR存储器;

电平通常标准参数如下表所示，具体芯片建议参考Datasheet。

由上表可见，常用的差分信号电平标准LVPECL、LVDS、CML的输入和输出端具有相同的门限参数。这是由产生差分信号的硬件结构决定的。

 

 

转载于： http://www.360doc.com/content/17/0310/14/908538_635551887.shtml