软件设计师中级之第一章-计算机组成与体系

建议关注收藏,持续更新中……

目录)

    • 第一章-计算机组成与体系
      • 第1节-数据的表示
        • 1.1进制间的转换
        • 1.2 码制
      • 第2节-数值表示范围
      • 第3节-计算机结构
      • 第4节-计算机体系结构分类-Flynn
        • 指令的基本概念:
        • 寻址方式
        • CISC和RISC
      • 第5节-流水线
        • 基本概念
        • 超标量流水线
      • 第6节-层次化存储结构
        • Cache
      • 第7节 主存-编址与计算
        • 总线
        • 串联系统与并联系统
        • N模混合系统
        • 校验码

第一章-计算机组成与体系

第1节-数据的表示

1.1进制间的转换

R进制转十进制使用权展开法,其具体操作为:将R进制的每一位数值用R^k形式表示,即幂的底数是R,指数为k,k与该位和小数点之间的距离有关。当该位位于小数点左边,k值是该位和小数点之间数码的个数,而当该位位于小数点右边,k值是负值,其绝对值是该位和小数点之间数码的个数加1.

十进制转R进制使用短除法。

二进制八进制与十六进制的转换。

1.2 码制

原码
反码:正数和原码相同,负数原码符号位不变,其余求反
补码:正数和原码相同,负数原码符号位不变,其余求反加1
移码:移码和补码互为相反数

第2节-数值表示范围

软件设计师中级之第一章-计算机组成与体系_第1张图片
-128(-1)的补码为10000000是人为规定的。

浮点数的表示:
N=尾数*基数^指数

运算过程:
对阶>尾数计算>结果格式化

特点:
1.一般尾数用补码,阶码用移码
2.阶码的尾数决定数的表示范围,位数越多范围越大
3.尾数的位数决定数的有效精度,位数越多精度越高
4.对阶时,小数向大数看齐
5.对阶是通过比较小数的位数右移实现的

第3节-计算机结构

输入设备

运算器:
1.算数逻辑单元ALU:数据的算术运算和逻辑运算
2.累加寄存器AC:通用寄存器,为ALU提供一个工作区,用在暂存数据。
3.数据缓冲寄存器DR:写内存时,暂存指令或数据
4.状态条件寄存器PSW:存状态标志与控制标志

存储器=主存储器+辅助存储器

控制器:
1.程序计数器PC:存储下一条要执行指令的地址。
2.指令寄存器IR:存储即将执行的指令。
3.指令译码器ID:对指令中的操作码字段进行分析解释。
4.时序部件:提供时序控制信号

输出设备

运算器+控制器=CPU

第4节-计算机体系结构分类-Flynn

指令的基本概念:

一条指令就是机器语言的一个语句,它是一组有意义的二进制代码,分为操作码字段和地址码字段组成

操作码指出了计算机要执行什么性质的操作;地址码字段需要包含各操作数的地址及操作结果的存放地址等,从其地址结构的角度可以分为三地址指令、二地址指令、一地址指令和零地址指令。

寻址方式

立即寻址:操作数直接在指令中,速度快、灵活性差

直接寻址:指令中存放的是操作数的地址

间接寻址:指令中存放一个地址,这个地址对应的内容是操作数的地址。

寄存器寻址:寄存器存放操作数

寄存器间接寻址:寄存器存放的是操作数的地址

CISC和RISC

软件设计师中级之第一章-计算机组成与体系_第2张图片

CISC:复杂,指令数量多,频率差别大,多寻址
RISC:精简,指令数量少,操作寄存器,单周期,少寻址,多通用寄存器,流水线

第5节-流水线

基本概念

执行多条指令重叠进行操作,提高利用率和平均执行速度

取址>分析>执行

流水线周期为执行时间最长的一段

流水线计算公式:
第1条指令执行时间+(指令数-1)*流水线周期
分为理论公式和实践公式

超标量流水线

度:同时进行的层数

吞吐率:单位时间内流水线所完成的任务数量或输出的结果数量
TP=指令条数/流水线执行时间

最大吞吐率=1/流水线周期

第6节-层次化存储结构

CPU
cache:按内容存取
内存(主存):分为RAM和ROM
外存(辅存)
从上到下速度越来越慢,容量越来越大

Cache

1.使用cache改善系统性能的依据是程序的局部性原理
2.在计算机存储体系中,cache是访问速度最快的层次(若有寄存器,则寄存器最快)
3.如果h代表cache的访问命中率,t1表示cache的周期时间,t2表示主存储器周期时间,以读操作为例,使用 cache+主存储器 的系统的平均周期为t3,则:
t3=h*t1+(1-h)*t2,其中(1-h)又称为失效率(未命中率)

映像
直接相联映像:硬件电路简单,但冲突率很高。
全相联映像:电路难于设计和实现,只适用于小容量的cache,冲突率较低
组相联映像:直接相联与全相联的折中。

地址映像是将主存与Cache的存储空间划分为若干个大小相同的页(或块)。

第7节 主存-编址与计算

存储单元
按字编址:存储体的存储单元是字存储单元,即最小寻址单位是一个字
按字节编址:存储体的存储单元是字节存储单元,即最小寻址单位是一个字节。

根据存储器所要求的容量和选定的存储芯片的容量就可以计算出所需芯片的总数,即:
总片数=总容量/每片的容量

总线

一条总线同一时刻仅允许一个设备发送,但允许多个设备接收。

分类:
数据总线:在CPU与RAM之间来回传送需要处理或需要存储的数据。

地址总线:用来指定在RAM之中储存的数据地址。

控制总线:将微处理器控制单元的信号传送到周边设备,一般常见的为USB Bus和1394 Bus.

串联系统与并联系统

串联
R=R1R2R3……
并联
R=1-(1-R1)(1-R2)……

N模混合系统

串联与并联相混合

校验码

码距:任何一种编码都由许多码字构成,任意两个码字之间最少变化的二进制位数。

奇偶校验: 由若干个有效信息(如一个字节),再加上一个二进制位(校验位)组成校验码。可检查1位错误,不可纠错。
奇校验:整个校验码中1的个数为奇数
偶校验:整个校验码中1的个数为偶数

循环冗余校验码CRC:
模2除法:在除法过程中不计进位的除法。

海明校验码:
可检错,也可纠错
原理:在有效信息位中加入几个校验位形成海明码,使码距比较均匀的拉大,并把海明码的每个二进制位分配到几个奇偶校验组中,当某一位出错后,就会引起有关的几个校验位的值发生变化,这不但可以发现错误,还能指出错误的位置,为自动纠错提供了依据。
2^r>=m+r+1

你可能感兴趣的:(软件设计师笔记,硬件)