同步电路与异步电路

同步电路和异步电路的区别在于电路触发是否与驱动时钟同步，从行为上讲，就是所有电
路是否在同一时钟沿下同步地处理数据。不同时钟源的电路就是异步电路。

同步复位和异步复位电路是同步电路和异步电路中两个典型的逻辑单元。 在同步复位电路
中，当复位信号有效时，必须要等到时钟沿有效时，才能处理复位信号相关逻辑行为（同一时
钟沿下同步处理数据） ；而在异步复位电路中，当复位信号有效时，立即处理复位信号相关逻
辑行为。

数字逻辑设计的首要原则就是坚持做同步设计。 在数字逻辑中坚持同步设计是因为同步设
计对延迟和 layout 不敏感，只要时序收敛，一般就可以保证电路稳定工作。如果时序收敛，则
所有组合逻辑可能产生的毛刺都会在下个时钟边沿到达之前 settle 掉。时序收敛即输入数据与
时钟需要满足建立时间（setup time）和保持时间（hold time） 。
对异步复位寄存器来说，异步复位信号需要满足恢复时间（recovery time）和去除时间
（removal time） 才能有效进行复位操作和复位释放操作， 防止输出亚稳态。 异步电路存在竞争
冒险、延迟相关等一系列问题，这导致异步电路对半导体工艺参数变动和温度变化十分敏感。
布线方式改变也会对异步电路造成影响。对 FPGA 来说，异步设计的坏处很明显，FPGA 的布
线会经常性改变，不同 FPGA 厂商采用的工艺也不同。

同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。