top-layer 和 bottom layer(顶层和底层)
顶层跟底层的走线
mechanical 和 keep-out layer(机械层和禁止布线层)
【mechanical】是定义整个PCB板的外观的(不过目前大多数厂家都按照keepout layer禁止布线层为准),其实我们在说机械层的时候就是指整个PCB板的外形结构
【keep-out layer】是定义我们在布电气特性的铜时的边界,也就是说我们先定义了禁止布线层后,我们在以后的布过程中,所布的具有电气特性的线不可能超出禁止布线层的边界
top overlay和bottom overlay(顶层和底层丝印)
topoverlay和bottomoverlay是定义顶层和底层的丝印字符,可以印制信息,文字甚至图片,不会对板子造成影响,只是辅助使用,就是一般我们在PCB板上看到的元件编号和一些字符
top paste和bottom paste(顶层和底层助焊层)
助焊层:paste mask,为非布线层,该层用来制作钢网,而钢网上的孔就对应着电路板上的SMD 器件的焊点。在表面贴装(SMD)器件焊接时,先将钢网盖在电路板上(与实际焊盘对应),然后将锡膏涂上,用刮片将多余的锡膏刮去,移除钢网,这样SMD 器件的焊盘就加上了锡膏,之后将SMD 器件贴附到锡膏上去(手工或贴片机),最后通过回流焊机完成SMD 器件的焊接
top solder和bottomsolder(顶层和底层阻焊层)
阻焊层:solder mask,阻焊层其实还可以叫开窗层、绿油层。由于焊接电路板时焊锡在高温下的流动性,所以必须在不需要焊接的地方涂一层阻焊物质,防止焊锡流动、溢出引起短路。它是指pcb上要铺绿油的地方,而这阻焊层使用的是负片输出,所以在阻焊层的形状映射到板子上以后,并不是上了绿油阻焊,反而是露出了铜皮。露出铜皮,习惯性叫开窗
multi layer(多层)
表示所有的信号层,在它上面放置的元件会自动放到所有的信号层上。所以在设计工作中,可以通过该层将焊盘或穿透式过孔快速地放置到所有的信号层上。
一般,焊盘与过孔都要设置在多层上,如果关闭此层,焊盘与过孔就无法显示出来
Signal layer(信号层)
信号层主要用于放置走线。对于两层板,主要是Top layer,Bottom layer层,多层板的话还有若干个MidLayer(中间层)
Internal plane layer(内部电源/接地层)
主要用于布置电源线和接地线,通常是一块完整的锡箔
Drill layer(钻孔层)
钻孔层提供电路板制造过程中的钻孔信息(如焊盘,过孔就需要钻孔)
答:3W原则指的是线与线中心间距不小于3倍线宽;在PCB设计为了防止高速信号线之间的串扰,需要满足3W要求;当线中心距不少于3倍线宽时,则可保持70%的线间电场不互相干扰。
答:指的是确保电源平面的边缘要比地平面边缘至少内缩相当于两个平面间层距的20倍。作用是抑制边缘辐射效应。
答:走线在参考面的投影区的铜皮没有连续;跨岛在PCB设计中一般是不允许的,跨岛会造成电磁波辐射。
答:高频信号的地线电流总是会选择阻抗Z(不是电阻R)最小的路径走,这条路径并不是终端到源端的直线路径(电阻R 最小),而是走线在参考层上镜像路径(阻抗Z最小),也就是走线在其相邻参考平面上投影的路径。我们要做的就是保证这条路径连续,这样其构成的环路面积就是最小的,产生的电磁波辐射就最小。
答:回流过孔一般也就是GND(电路图上和电路板上的GND(Ground)代表地线或零线) 在差分信号(差分传输是一种信号传输的技术,区别于传统的一根信号线一根地线的做法,差分传输在这两根线上都传输信号,这两个信号的振幅相等,相位相差180度,极性相反。)换参考平面层使用;目的是为了缩短回流路径。
答:SMT是表面组装技术,也就是我们常说的贴片。
钢网,是专用模具;其主要功能是帮助锡膏的沉积;目的是将锡膏转移到空上贴片焊盘的位置,然后用于元器件贴片过回流焊。波峰焊用于有焊接插件线路板,是让插件板的焊接面直接与高温液态锡接触达到焊接目的。
答: Mark点也叫基准点,为所有贴片元器件的贴装提供基准点;Mark点距离印制板边缘必须≥5.0mm;Mark点标记的直径一般为1.0mm;一个面至少需要三个MARK点才能精确定位,一般都放置板边,成对角放置;下图红色框里面就是其中的一个MARK点。
答:拖锡焊盘是在PCB中单独增加的无网络属性的焊盘,作用是解决密度高元器件的焊接,经过拖锡焊盘可以把锡拖至焊盘上,避免器件连锡造成短路;也就是下图箭头所指的铜皮(注意在铜皮下面一定要开窗才能实现拖锡焊盘的功能)。
答:信号线的阻抗匹配;与其他信号线的空间隔离;对于数字高频信号,差分线效果会更好。
布局合理、电源线功率冗余度足够、高频阻抗、低频走线简洁。
采用盲孔或埋孔是提高多层板密度、减少层数和板面尺寸的有效方法,并大大减少了镀覆通孔的数量。但相比较而言,通孔在工艺上好实现,成本较低,所以一般设计中都使用通孔。
在涉及模拟数字混合系统的时候,有人建议电层分割,地平面采取整片敷铜,也有人建议电地层都分割,不同的地在电源端点接,但是这样对信号的回流路径就远了,具体应用时应如何选择合适的方法?
如果有高频>20MHz信号线,并且长度和数量都比较多,那么需要至少两层给这个模拟高频信号。一层信号线,一层大面积地,并且信号线层需要打足够的过孔到地。这样的目的是:
对于模拟信号,这提供了一个完整的传输介质和阻抗匹配;
地平面把模拟信号和其他数字信号进行隔离;
地回路足够小,因为你打了很多过孔,地又是一个大平面。
在电路板中,信号输入插件在PCB最左边沿,MCU在靠右边,那么在布局时是把稳压电源芯片放置在源靠近接插件(电源 IC输出5V经过一段比较长的路径才到达MCU),还是把电源IC放置到中间偏右(电源IC的输出5V的线到达MCU就比较短,但输入电源段线就经过比较长一段PCB板)?或是有更好的布局?
首先信号输入插件是否是模拟器件?如果是模拟器件,建议电源布局应尽量不影响到模拟部分的信号完整性。因此有几点需要考虑:
首先稳压电源芯片是否是比较干净,纹波小的电源?模拟部分的供电,对电源的要求比较高;
模拟部分和MCU是否是一个电源,在高精度电路的设计中,建议把模拟部分和数字部分的电源分开;
何时要考虑线的等长?如果要考虑使用等长线的话,两根信号线之间的长度之差最大不能超过多少?如何计算?
差分线计算思路:如果传一个正弦信号,长度差等于它传输波长的一半,相位差就是180度,这时两个信号就完全抵消了。
所以这时的长度差是最大值。以此类推,信号线差值一定要小于这个值。
高速中的蛇形走线,适合在哪种情况?有什么缺点没?比如对于差分走线,又要求两组信号是正交的。
蛇形走线,因为应用场合不同而具有不同的作用:
如果蛇形走线在计算机板中出现,其主要起到一个滤波电感和阻抗匹配的作用,用于提高电路的抗干扰能力。计算机主机板中的蛇形走线,主要用在一些时钟信号中,如PCI-Clk、AGPCIK、IDE、DIMM等信号线。
若在一般普通PCB板中,除了具有滤波电感的作用外,还可作为收音机天线的电感线圈等等。如2.4G的对讲机中就用作电感。
对一些信号布线长度要求必须严格等长,高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读下一周期的数据)。
如INTELHUB架构中的HUBLink,一共13根,使用233MHz的频率,要求必须严格等长,以消除时滞造成的隐患,绕线是惟一的解决办法。
一般要求延迟差不超过1/4时钟周期,单位长度的线延迟差也是固定的,延迟跟线宽、线长、铜厚、板层结构有关,但线过长会增大分布电容和分布电感,使信号质量有所下降。所以时钟 IC引脚一般都接端接,但蛇形走线并非起电感的作用。
相反地,电感会使信号中的上升沿中的高次谐波相移,造成信号质量恶化,所以要求蛇形线间距最少是线宽的两倍。信号的上升时间越小,就越易受分布电容和分布电感的影响。
蛇形走线在某些特殊的电路中起到一个分布参数的LC滤波器的作用。
在设计PCB时,如何考虑电磁兼容性EMC/EMI,具体需要考虑哪些方面?采取哪些措施?
EMI/EMC设计必须一开始布局时就要考虑到器件的位置,PCB叠层的安排,重要联机的走法, 器件的选择等。
例如时钟发生器的位置尽量不要靠近对外的连接器,高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射,器件所推的信号之斜率(slew rate)尽量小以降低高频成分,选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声。
另外,注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance尽量小)以减少辐射。还可以用分割地层的方式以控制高频噪声的范围。
最后,适当的选择PCB与外壳的接地点(chassis ground)。