verilog语法 case casex casez

1 casez与casex语句是case语句的两种变体 在写testbench时使用
2 在case语句中 敏感表达式中与各项值之间的比较是一种全等比较 每一位都相同才匹配
3 在casez语句中 如果分支表达式某些位的值为高阻z 那么对这些位的比较就会忽略 不予考虑 而只关注其他位的比较结果
4 在casex语句中 把这种处理方式进一步扩展到对x的处理 即如果比较双方有一方的某些位的值是z或x 那么这些位的比较就不予考虑
5 它们都是可综合的
6 真值表如图
verilog语法 case casex casez_第1张图片

7通俗来讲
case 就是常规的语句所有情况都要考虑
casez 这个语句下对被判断语句中的z不关心 只考虑除z以外的值
casex 在这个情况下 被判断语句中的z和不稳态都是不考虑的 只需要考虑0和1 
例如:在4’b0010和4’b0011想要把从右到左第一次1的位置标出来 就可以用casez  写成zzz1这样就表示第一位 zz1z就表示第二位这样类推
 

你可能感兴趣的:(计算机组成原理,笔记,verilog,fpga开发)