计算机组成alu的意思,计算机组成原理第3章1CPU子系统概述与ALU

《计算机组成原理第3章1CPU子系统概述与ALU》由会员分享，可在线阅读，更多相关《计算机组成原理第3章1CPU子系统概述与ALU(32页珍藏版)》请在人人文库网上搜索。

1、第三章 CPU子系统,主要知识点： 的组成、的时序控制方式、控制器分类 运算器的组织、基本运算方法(主要是定点数的加、减、乘、除运算) 及其硬件电路实现方法 3模型计算机的数据通路、指令的执行流程和操作时间表、组合逻辑控制器的设计原理。 4微程序控制器的基本概念和原理，模型计算机的微程序设计方法， 重点：定点数的加、减、乘、除运算、数据通路的结构、指令的执行流程、操作时间表的设计、微程序控制器的原理及微程序设计方法。 难点：定点数的乘、除运算， 指令的执行流程、操作时间表的设计，微程序控制器的原理及设计方法。,3.1 概述 3.1.1 CPU的组成,按数据流向，可以分为三级： (1)输入级：多。

2、路选择器或锁存器组成。 (2)ALU (3) 输出级,1、 运算部件,运算部件的基本结构如下图所示。,运算部件的设置，按功能，可以分为四档： (1)(普通微处理器) 只设一个ALU (2 )(高档微处理器) 设置一个ALU，并配合时序控制器 (3)(超级小型计算机)设置一个ALU，且将定点乘除部件和浮点部件作为基本配置 (4) (大、巨型机) 备有多个运算部件，实现流水处理。,2、寄存器设置 (1)通用寄存器组 特点； 是用户可以“编程访问”，对用户是不透明的， (2)暂存器 特点：用户不可以“编程访问”，对用户是透明的，,(3)指令寄存器IR 存放正要执行的指令 (4)程序计数器 PC 存放。

3、将要执行的下条指令地址 (5) 程序状态字寄存器 PSW (6)存储器地址寄存器 MAR (7)数据缓冲寄存器 MBR (或表示为MDR),3、时序系统 每一条机器指令的执行都需要分若干步骤的操作完成，每一个操作又需要严格的定时控制。 计算机中通常采用 “周期、节拍、脉冲 ”这三级时序信号，见下图。,产生周期、节拍、脉冲等时序信号的部件。叫“时序系统”，它有三部分组成： 主振荡器(脉冲源)、计数分频逻辑、启停控制逻辑。,4、微命令产生部件 (见下图),微操作命令 C： C= f (Im , Ti, Bj),5、 CPU内部数据通路结构 两种基本的典型数据通路结构： (1) 单组内总线、分立寄存。

4、器结构。,(2) 单组内总线、集中寄存器结构。,典型CPU结构举例,3.1.2 时序控制方式,1、同步控制方式,2、异步控制方式,异步应答流程图,3、同步控制在实际应用中的变化 (1) 不同指令安排不同的时钟周期数,同步方式下的总线周期,插入延长周期的总线周期,(2)总线周期中允许插入延长周期,(3)同步方式中引入异步应答,3.1.3 控制器分类,1、组合逻辑控制器,2、微程序控制器,3.1.4 CPU与外部的信息交换 1、主机与外设的连接方式 (1)辐射型 (星型),特点： 每个外设与主机之间都有一组单独的总线， 现在的星型连接是通过接口卡实现的。 缺点是不易扩展,(3)通道型,(2)总线型。

5、,特点：结构简单、易于扩展，但信息吞吐量受限制，速度不高。是适宜、用于较小的系统。,特点：适用于规模大、设备数量和类型多的系统，速度快，信息吞吐量大。,2、信息传送的控制方式 (1)直接程序传送方式 CPU的控制流程如右图。,特点： (1) CPU主动查询，控制整个传送过程， (2)CPU与外设是串行工作的。,外设状态的描述： 通常，设备接口中设有两个状态触发器：“忙”触发器B、完成触发器。表示设备忙，表示设备已完成(也叫“准备好”，用表示),外围设备有三种状态： 、时称“空闲”；、称“忙”， 、时称“完成”(或叫“准备好”) 见下面的状态转换图：,()程序中断方式 (1)什么叫程序中断？ 程。

6、序中断是一种工作方式，CPU暂停现行程序的执行，转去执行中断处理程序，以处理某个随机事件，处理完毕后自动回到原来程序处执行，这一过程叫“程序中断”。 程序中断过程与子程序调用过程的不同之处主要在于：处理事件的随机性。 (2)程序中断方式控制主机与外设间信息传送的特点： CPU启动外设后，不再主动查询外设，而是由外设主动向提请求；响应后再控制传送。所以与外部设备之间的工作时间关系是并行的。,()方式 特点：方式是直接依靠硬件控制在外设与存储器之间进行数据的传送的一种工作方式，在传期间不需要的介入。所以，与外设是并行工作的。,方式有三种模式： (1)暂停CPU访问内存法 (2)周期挪用法(也叫周期窃取法) (3)DMA与CPU交替访问内存法。 三种方式的时间关系比较见下面的图：,多级时序示意图,3.2 算术逻辑运算部件,3.2.1 加法单元,3.2.2 并行加法器与进位链结构,1、串行进位加法器,行波进位加法器逻辑图,2、并行进位链,3、组内并行、组间串行进位加法器,4、 组内并行、组间并行进位加法器,3.2.3 ALU单元与多位ALU部件,3.2.4 运算器组织。