计算机组成原理（第三版）唐朔飞-第三章系统总线-课后习题

第三章

3.1什么是总线?总线传输有何特点?为了减轻总线的负载,总线上的部件都应具备什么特点？

答：
① 总线是连接多个部件的信息传输线,是个部件共享的传输介质。
② 总线传输特点:在某一时刻,只允许有一个部件向总线发送信息,而多个部件可以同时从总线上接受相同的信息。
③ 为减轻总线上的负载,各种I/O设备要通过I/O接口接在总线上,而且还要通过三态门挂在总线上,没有数据交换时置成高阻态。

3.2总线如何分类?什么是系统总线?系统总线又分为几类,它们各有何作用,是单向的,还是双向的,它们与机器字长、存储字长、存储单元有何关系?

答：
按照连接部件的不同,总线可以分为片内总线、系统总线和通信总线。
系统总线:是连接 CPU、主存、 I/O 各部件之间的信息传输线。
系统总线按照传输信息不同又分为地址线、 数据线和控制线。
地址线是单向的,其根数越多,寻址空间越大,即 CPU 能访问的存储单元的个数越多;
数据线是双向的,其根数与存储字长相同,是机器字长的整数倍。
控制总线是双向的。

3.3 常用的总线结构有几种?不同的总线结构对计算机的性能有什么影响?举例说明。

答：
常用的总线结构有单总线结构,双总线结构,三总线结构,四总线结构。
（1） 单总线结构:将CPU,主存,I/O设备都挂在一组总线上,允许I/O之间或I/O与主存之间直接交换信息。因为所有的传送都通过这组共享总线,极易形成计算机系统的瓶颈,不允许两个以上部件在同一时刻向总线传输信息,必然会影响系统工作效率的提高,其结构图见课本图3.2，ISA、EISA总线是单总线结构 。

（2） 双总线结构:双总线结构的特点是将速度较低的设备从总线上分离出来,形成主存总线与I/O总线分开的结构,见课本图3.7。图中通道是一个具有特殊功能的处理器,CPU将一部分功能下放给通道,使其对I/O设备具有统一管理的功能,系统的吞吐能力可以相当大。如果将不同速率的I/O设进行分类,然后将它们连接在不同的通道上,将成为总线结构。
（3） 三总线结构:图3.8:主存总线用于CPU与主存间的传输;I/O总线供CPU与各类I/O之间传递信息,DMA总线用于高速外设(磁盘,磁带等)与主存之间直接交换信息。图3.9:处理器于高速缓冲存储器Cache之间怎叫一条局部总线,Cache可以通过系统总线与主存传输信息,I/O 与主存之间也不必通过CPU。还有一条扩展总线,可以支持相当多的I/O设备。


（4）四总线结构(见图3.10)在三总线基础上,增加一条与计算机系统机密相连的高速总线,这种结构对高速设备而言,其自身的工作可以很少依赖处理器,同时他们又比扩展总线上的设备更贴近处理器。

3.4为什么要设置总线判优控制?常见的集中式总线控制有几种，各有何特点，哪种方式响应时间最快，哪种方式对电路故障最敏感?

答：
(1)如多个主设备同时要使用总线时,就由总线控制器的判优、仲裁逻辑按一定的优先级顺序,确定那个主设备能使用总线,只有获得总线使用权的主设备才能开始传送数据。
(2)常见的集中式总线控制有三种
① 链式查询:其特点是只需很少几根线就能按一定优先次序实现总线控制,并且很容易扩充设备,但对电路故障很敏感。
② 计数器定时查询:其特点是,计数可以从“0”开始,此时设备的优先次序是固定的,计数也可以从终止点开始,既是一种循环方式,此时设备使用总线的优先级相等,计数器的初始值还可以由程序设置,故优先次序可以改变。此外,对电路故障不如链式查询方式敏感,但增加了主控线数,控制也较复杂。
③ 独立请求方式:其特点是:响应速度快,优先次序控制灵活(通过程序改变),但控制线数量多,总线控制更复杂。
④ 独立请求方式响应时间最快,链式查询对电路故障最敏感。

3.5 解释概念:总线宽度、总线带宽、总线复用、总线的主设备(或主模块)、总线的从设备(或从模块)、总线的传输周期、总线的通信控制。

答：
总线宽度:通常指数据总线的根数;
总线带宽:总线的数据传输率,指单位时间内总线上传输数据的位数;
总线复用:指同一条信号线可以分时传输不同的信号。
总线的主设备 (主模块):指一次总线传输期间, 拥有总线控制权的设备 (模块);
总线的从设备(从模块) :指一次总线传输期间,配合主设备完成数据传输的设备(模块),它只能被动接受主设备发来的命令;
总线的传输周期:指总线完成一次完整而可靠的传输所需时间;
总线的通信控制:指总线传送过程中双方的时间配合方式。

3.6试比较同步通信和异步通信。

答：
同步通信：指由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合。
异步通信：指没有统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。

3.7 画图说明异步通信中请求与回答有哪几种互锁关系。

答：
异步通信的应答方式可分为不互锁、半互锁和全互锁三种，如下图。

3.8为什么说半同步通信同时保留了同步通信和异步通信的特点?

答：
半同步通信既保留了同步通信的基本特点，比如所有的地址、命令、数据信号的发出时间，都严格参照系统时钟的某个前沿开始，而接收方都采用系统时钟后沿时刻来进行判断识别；同时又像异步通信那样，允许不同速度的模块和谐地工作。为此增设了一条“等待”（WAIT）响应信号线。采用插入时钟（等待）周期的措施来协调通信双方的配合问题。半同步通信适用于系统工作速度不高但又包含了由许多工作速度差异较大的各类设备组成的简单系统，半同步通信控制方式比异步通信简单，在全系统内各模块又在统一的系统时钟控制下同步工作，可靠性较高，同步结构较方便。其缺点是对系统时钟频率不能要求太高，故从整体上来看，系统工作的速度还不是很高。
所以半同步通信既能像同步通信那样由统一时钟控制，又能像异步通信那样允许传输时间不一致，因此工作效率介于两者之间，

3.9 分离式通信有何特点?主要用于什么系统?

答：
分离式通讯的特点是：
（1）各模块欲占用总线使用权都必须提出申请；
（2）在得到总线使用权后，主模块在先定的时间内向对方传送信息，采用同步方式传送，不再等待对方的回答信号；
（3）各模块在准备数据的过程中都不占用总线，使总线可接受其它模块的请求；
（4）总线被占用时都在做有效工作，或者通过它发送命令，或者通过它传送数据，不存在空闲等待时间，充分利用了总线的占用，从而实现了总线在多个主、从模块间进行信息交叉重叠并行传送。
分离式通讯主要用于大型计算机系统。

3.10什么是总线标准?为什么要设置总线标准?目前流行的总线标准有哪些?什么是即插即用,哪些总线有这一特点?

答：
　　所谓总线标准，可视为系统与各模块、模块与模块之间的一个互连的标准界面。这个界面对它两端的模块都是透明的，即界面的任一方只需根据总线标准的要求完成自身一方接口的功能要求，而无须了解对方接口与总线的连接要求。因此，按总线标准设计的接口可视为通用接口。
　　采用总线标准可以为计算机接口的软硬件设计提供方便。对硬件设计而言，使各个模块的接口芯片设计相对独立；对软件设计而言，更有利于接口软件的模块化设计。
　　目前流行的总线标准有以下几种：
　　（1）ISA 总线：
　　（2）EISA 总线；
　　（3）VESA（VL-BUS）总线：
　　（4）PCI总线：
　　（5）AGP总线；
　　（6）RS-232C总线；
　　（7）USB总线。
　　即插即用（Plug and Play）：即任何扩展卡只要插入系统便可工作。PCI设备中配有存放设备具体信息的寄存器，这些信息可供 BIOS（基本输入输出系统）和操作系统层的软件自动配置 PCI 总线部件和插件，使系统使用方便，无须进行复杂的手动配置。PCI，USB 等总线有即插即用的特点。

3.11 画一个具有双向传送功能的总线逻辑图。

答：
在总线的两端分别配置三态门，就可以使总线具有双向传输功能，如下图：

3.12设数据总线上接有A、B、C、D 4个寄存器,要求选用合的74系列芯片,完成下列逻辑设计:

(1)设计一个电路,在同一时间实现D→A、D→B和D→C寄存器间的传送。
(2)设计一个电路,实现下列操作。
$$\begin{gathered} T_0时刻完成D\to 总线。 \\ {T}_1时刻完成总线\to A。 \\ {T}_2时刻完成A\to 总线。 \\ {T}_3时刻完成总线\to B。 \end{gathered}$$
答：
(1)由T打开三态门将 D寄存器中的内容送至总线bus,由cp脉冲同时将总线上的数据打入到 A、B、C寄存器中。 T和cp的时间关系如下图所示。

(2)三态门1受T0+T1控制,以确保T0时刻D→总线,以及T1时刻总线→接收门1→A。三态门2受T2+T3控制,以确保T2时刻A→总线,以及T3时刻总线→接收门2→B。T0、T1、T2、T3波形图如下图所示：

3.13什么是总线的数据传送速率,它与哪些因素有关?

答：
总线的数据传输速率即总线带宽,指单位时间内总线上传输数据的位数,通常用每秒传输信息的字节数来衡量。
它与总线宽度和总线频率有关,总线宽度越宽,频率越快,数据传输率越高。

3.14设总线的时钟频率为8MHz,一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据,试问总线的带宽是多少?

答：
由于:f=8MHz,T=1/f=1/8M秒,一个总线周期即是一个时钟周期
所以:总线带宽=16/(1/8M) = 128Mbps

3.15 在一个32位的总线系统中，总线的时钟频率为66 MHz,假设总线最短传输周期为4个时钟周期,试计算总线的最大数据传输率。若想提高数据传输率,可采取什么措施?

答：
总线传输周期 =4*1/66M 秒
总线的最大数据传输率 =32/(4/66M)=528Mbps
若想提高数据传输率,可以提高总线时钟频率、增大总线宽度或者减少总线传输周期包含的时钟周期个数。

3.16 在异步串行传送系统中,字符格式为:1个起始位、8个数据位、1个校验位、2个终止位。若要求每秒传送120个字符,试求传送的波特率和比特率。

答：
一帧包含: 1+8+1+2=12 位
故波特率为:(1+8+1+2)*120=1440bps
比特率为: 8 *120=960bps