文献阅读（160）chiplet设计空间探索

• 题目：Design Space Exploration for Chiplet-Assembly-Based Processors
• 时间：2020
• 期刊：TVLSI
• 研究机构：UCLA

1 introduction

本文的motivation源自作者提出的三个问题：

• 用一组chiplet将用于构建一组针对不同应用的芯片时，应该如何设计？
• 当每个芯片仅针对应用程序的一部分功能时，不同chiplet和相应芯片的微架构特征是什么？
• 就设计和制造的总成本而言，基于chiplet的组装方法有什么好处，需要构建哪些chiplet？

在这里，chiplet有点像IP的概念，每个小chiplet可以不同，各自负责不同的应用和功能，商家需要发布一系列不同规格的芯片，我们希望从一个chiplet集合里组装不同的chiplet实现，以节省设计成本，即关键问题是确定这么一个chiplet集合

本篇论文的主要贡献：

1. 利用整数线性规划解决多chiplet/系统选择问题，用相对较少的chiplet为每个应用提供接近定制的系统性能。
2. 同时解决chiplet和技术选择来考虑总设计/制造成本的最小化
3. 对不同应用套件(从高性能到嵌入式应用)，chiplet可以重复使用，从而降低成本

2 方法

对于处理器而言，L1、L2等参数都是设计空间探索的变量，对于不同的应用或算法，存在一个对应功耗或性能或功耗延时积最低的硬件设计，相比于一个处理所有应用的通用处理器，特定优化的芯片可以更好的提升功耗延时积

整数线性规划问题

芯片成本如何评估？ 包括设计成本、芯片制造成本、良率等多个方面

其中良率与面积有关

---

• 题目：Cross-Layer Co-Optimization of Network Design and Chiplet Placement in 2.5-D Systems
• 时间：2020
• 期刊：TCAD
• 研究机构：波士顿大学/UCSD

1 introduction

本篇论文讨论了如何对逻辑层、物理层和电路层对2.5D芯片设计，针对interposer而不是EMIB的连接，首先抛出了两个问题

1. 如果我们自上而下的设计，更倾向于设计high-radix且low-diameter的网络，这样性能/带宽肯定更高，但这样布局布线比较难
2. 如果我们自下而上的设计，更倾向于设计low-radix且high-diameter的网络，因为passive interposer成本更低，难度更小，但系统性能就会受影响

本篇论文的主要贡献：

• 跨逻辑、物理和电路层联合优化2.5D芯片，模拟退火算法搜索，以提高性能、降低成本、降低温度
• gas-station链路设计以实现passive interposer的流水线

2 方法

2.1 优化函数

我们希望能提高性能、降低成本、降低温度，那么如何评估2.5D芯片设计的好坏呢？

1. Sniper[32] and McPAT[33]来评估性能
2. cost oracle计算制造成本
3. HSPICE评估时序
4. HotSpot分析温度
5. 混合线性整数规划求解布线以及对应的最大线长

可以确定优化问题

其中

• IPS: Instruction per nanosecond 以评估性能
• Cost评估成本
• T表示温度
• L表示布线的线长
• 等式(2)表示罚函数，当T满足阈值Tth时，惩罚项为零
• 等式(4)将interposer尺寸限制为不大于50 mm × 50 mm
• 等式(5)确保chiplet之间没有重叠

2.2 拓扑

对于NoC和NoP的拓扑，这里枚举了几种如mesh，Cmesh，而且NoP和NoC本质上是两种不同的层级，可以采用层次化的拓扑

2.3 成本

参考了Cost-effective design of scalable high-performance systems using active and passive interposers 2017 ICCAD