FPGA学习笔记--Vivado的使用

Vivado软件的使用

开发流程

FPGA学习笔记--Vivado的使用_第1张图片

1.新建工程

create project
FPGA学习笔记--Vivado的使用_第2张图片
选个合适的存放地点,注意不要有中文路径!!!
FPGA学习笔记--Vivado的使用_第3张图片
FPGA学习笔记--Vivado的使用_第4张图片
FPGA学习笔记--Vivado的使用_第5张图片
FPGA学习笔记--Vivado的使用_第6张图片

2.设计输入

FPGA学习笔记--Vivado的使用_第7张图片

FPGA学习笔记--Vivado的使用_第8张图片
FPGA学习笔记--Vivado的使用_第9张图片
接下来就直接点击Finish–>OK–>YES,然后就可以在.v文件里面编写代码了
FPGA学习笔记--Vivado的使用_第10张图片

3.设计约束输入

编写完代码后
FPGA学习笔记--Vivado的使用_第11张图片
FPGA学习笔记--Vivado的使用_第12张图片
FPGA学习笔记--Vivado的使用_第13张图片
设置好后Ctrl + S保存
FPGA学习笔记--Vivado的使用_第14张图片

4.生成比特流

其实还有分析综合和运行实现,生成比特流会在这两个完成之后才会进行
FPGA学习笔记--Vivado的使用_第15张图片
FPGA学习笔记--Vivado的使用_第16张图片
可以在Project Summary 看到进度
FPGA学习笔记--Vivado的使用_第17张图片
如果分析综合过程中失败,可能是因为存在中文路径,需要修改计算机的名称
具体可参考这篇文章[(44条消息) Vivado Synthesis failed 解决办法_微笑掩饰_悲伤的博客-CSDN博客_synthesis failed](https://blog.csdn.net/qq_44888785/article/details/123947366

5.下载烧录

点击Open Target—>Auto connnect(注意此时要连接好下载器!!!)
FPGA学习笔记--Vivado的使用_第18张图片
FPGA学习笔记--Vivado的使用_第19张图片
烧录完成!!!

你可能感兴趣的:(fpga开发,学习)