MCAL-GTM之时钟管理CMU

前言

项目需要配置PWM信号采集（频率和占空比），在Autosar MCAL中通过ICU（输入捕获）模块实现，在Tc27x中，本示例ICU通过TIM定时输入实现，而TIM又需要GTM配置的时钟，基于此，本文先介绍GTM中的时钟管理单元CMU模块，及其在MCAL中的配置。

时钟管理单元CMU

CMU时钟图

时钟管理单元(CMU)负责计数器和GTM的时钟生成。CMU由三个子单元组成，为整个GTM生成不同的时钟源。CMU的时钟框图如上图所示。

可配置时钟生成(CFGU)子单元为以下GTM子模块提供了8个专用的时钟源:TIM、ATOM、TBU和MON。这样的子模块的每个实例可以选择任意的时钟源，以指定广泛的时间基数。

固定时钟生成(FXU)子单元为TOM子模块和MON子模块生成预定义的不可配置时钟CMU_FXCLK[y] (y: 0…4)。CMU_FXCLK[y]信号来源于CMU_GCLK_EN信号由全局时钟分配器产生。分频因子定义为2^0、24、2^8、212和2^16。

外部时钟生成(EGU)单元能够在CMU_ECLK[z] (z: 0…2)处生成三个GTM外部时钟信号，占空比约为50%。

时钟源信号CMU_CLK[x] (x: 0…7)和CMU_FXCLK[y]以使能信号的形式实现于相应的寄存器，这意味着所有寄存器的实际时钟信号总是使用SYS_CLK信号。（该时钟为MCU分频来的时钟，这里假设为100M）

四个可配置时钟信号CMU_CLK0, CMU_CLK1, CMU_CLK6和CMU_CLK7连接到TIM滤波器计数器。

GTM全局时钟分频

cfg配置全局分频系数

Denominator:全局分频系数的分母值，GTM_CMU_GCLK_DEN

Numerator ：全局分频系数的分子值，GTM_CMU_GCLK_NUM

此处都为1,表示不分频。

TCMU_GCLK_EN=(Z/N)*TSYS_CLK

(Z: CMU_GCLK_NUM(23:0); N: CMU_GCLK_DEN(23:0); Z,N >0):

Cmu CFGU时钟分配

cfg中配置时钟分配与使能时钟：

Clk0-5可以配置分频系数。Clk6和7需要选择时钟源。
每个时钟都有对应的enalbe寄存器位

时钟分频公式：TCMU_CLK[x]=(CLK_CNT[x]+1)*TCMU_GCLK_EN(频率fx = 1 / Tx)

每个时钟信号CMU_CLK[x]可以通过在寄存器CMU_CLK_EN中设置位域EN_CLK[x]单独启用（除CMU_CLK6和CMU_CLK7外），只有当CLK6_SEL和CLK7_SEL被清除时，CMU_CLK6和CMU_CLK7使能位才能被激活。

时钟源6和7 (CMU_CLK6和CMU_CLK7)可以选择来自子模块DPLL的信号SUB_INC1和SUB_INC2作为时钟使能信号，这取决于寄存器CMU_CLK_6_CTRL的位域CLK6_SEL和寄存器CMU_CLK_7_CTRL的位域CLK7_SEL。

此处CLK0分频后的频率为100/(9+1)=10MHZ,这个频率很重要，后面计算pwm频率时会用到。

产生的时钟示例图：

系统时钟快于分频后的Clk时钟

Cmu FXU时钟分配

cfg中配置FXU时钟：

FXU子单元通过CMU_GCLK_EN或八个CMU_CLKx使能信号之一生成固定时钟使能，这取决于CMU_CLK_5（芯片手册这里应该写错了）CMU_FXCLK_CTRL寄存器的FXCLK_SEL位域。这些时钟使能器用于在TOM子模块内部产生PWM。此处选择的是全局时钟，为100MHZ,则CMU_FXCLK0频率为100M，CMU_FXCLK1为100/2^ 4=6.26M,CMU_FXCLK2为100/2^ 8=0.390625M,CMU_FXCLK3为100/2^ 12=0.0244140625M,CMU_FXCLK4为100/2^16=1.25K

Cmu EGU时钟分配

外部时钟类似CFGU时钟，也有分子分母和时钟使能位。

cfg中配置外部时钟：

总结

配置好的时钟会在后面的TIM模块中引用，在计算PWM频率时非常关键。下一节将介绍GTM中TIM的配置。

若你觉得本文对你有帮助，欢迎点赞，关注，收藏，转发~~~
你的鼓励是对小弟的最大支持~~~
建了一个WX公众h，《汽车电子学习笔记》感兴趣可以关注一下~~~文章都会同步更新~