第五章 中央处理器
5.1.1 CPU的功能
程序是一个指令序列，这个序列明确告诉计算机应该执行什么操作，在什么地方找到用来操作的数据。
一旦程序进入内存储器，就可以由计算部件来自动完成取指令和执行指令，而CPU就是执行这样的功能。
CPU的四大基本功能：
指令控制、操作控制、时间控制、数据加工
1.指令控制
保证程序按顺序执行程序。
2.操作控制
程序是一个指令序列，一条指令的功能往往由若干个操作信号的组合来实现。
因此，CPU 管理并产生 由内存取出的每条指令的操作信号，把各种操作信号送往相应的部件，从而控制这些部件按指令的要求进行动作。
3.时间控制
对各种操作实施时间上的定时，称为时间控制。
4.数据加工
对数据进行算术运算和逻辑运算处理。
5.1.2 CPU的基本组成
CPU的基本部分变成了运算器（ALU，算术逻辑单元）、cache、控制器三大部分。
控制器
由程序计数器PC、指令寄存器IR、指令译码器、时序产生器和操作控制器组成。
属于“决策机构”，完成协调和只会整个计算机系统的操作。
其主要功能：
(1):从指令cache中取出一条指令，并指出下一条指令在指令cache中的位置。
(2): 对指令进行译码或测试，并产生相应的操作控制信号，以便启动规定的动作。
运算器
由ALU算术逻辑单元、通用寄存器、数据缓冲寄存器、状态字寄存器组成
有两个主要功能：
(1): 执行所有的算术运算。
(2): 执行所有的逻辑运算，并进行逻辑测试，如零值测试或两个值的比较。
5.1.3 CPU的主要寄存器
【十分重要！！！一开始忽略了，后来看到在指令周期中需要有这个姿势储备！】
数据缓冲寄存器（DR）
存的是数据字。
作用：
①：作为ALU运算结果和通用寄存器之间信息传递中时间上的缓冲。
②：补偿CPU和内存、外围设备之间在操作速度上的差别。
指令寄存器（IR）
指令寄存器（IR）用来保存当前正在执行的指令。
PS:在一条指令执行时，先把它从指令cache存储器（简称指存）读出，然后传送到 指令寄存器，然后 指令寄存器 中的操作码字段 传送到 指令译码器 ，操作码译码后，向操作控制器发出具体操作的特定信号。
程序计数器（PC）
作用：确定下一条指令在内存中的地址。
当执行指令时，CPU会自动修改PC的内容，以便其保持的总是将要执行的下一条指令的地址。
由于大多数指令都是按顺序来执行的，所以修改的过程中通常只是简单的对PC加1.
数据地址寄存器（AR）
存的是地址。
用来保存当前CPU所访问的数据cache存储器种（简称数存）单元的地址。
通用寄存器（R0~R3）
当ALU（算术逻辑单元）执行算数或逻辑运算时，为ALU提供一个工作区。
例如，在执行一次加法运算中，选择两个操作数（分别放在两个寄存器）相加，所得到的结果再送到一个寄存器。
状态字寄存器（PSW）
顾名思义，状态字寄存器。
来保存 算术指令 和 逻辑指令运算或测试结果建立的各种条件代码。
如：运算结果进位标志（C）;运算结果溢出标志（V）;运算结果为零标志（Z）;运算结果为负标志（N）;
5.1.4 操作控制器与时序产生器
数据通路：
多寄存器之间传送信息的通路。
操作控制器：
根据指令操作码和时序信号（从主存取出指令，完成指令操作码译码），产生各种操作控制信号，以便正确地选择数据通路，把有关数据打到一个寄存器，从而完成取指令和执行指令的控制。
硬布线控制器（时序逻辑型）（硬件实现）
微程序控制器（存储逻辑型）（软件实现）
时序产生器：
产生各种时序信号（电位，脉冲）。
对各种操作实施时间上的控制。
5.2 指令周期
5.2.1 指令周期的基本概念
指令周期，CPU周期，T周期
指令周期是取出一条指令并执行这条指令的时间。
CPU周期，称为机器周期，又称时钟周期，内存中读取一个指令字的最短时间来规定CPU周期。
一个CPU周期又包含有若干个T周期。T周期为计算机操作的最小时间单位。
一条指令所需的最短时间为两个CPU周期。
单周期、多周期
所谓单周期：就是在一个CPU周期中完成取指和执行操作【少数指令可实现】
大多数指令需要多个CPU周期完成指令周期的全部操作。
用方框图语言表示指令周期
指令系统设计（）
方框：按CPU周期
方框内内容：数据通路操作或操作控制
菱形符号：判别或测试
~：共操作，前边讲的5种操作的框图描述。
公操作：取指令。
时序产生器的功能：
产生时序信号。
时序产生器的组成：
时钟源、环形脉冲发生器、节拍脉冲和读写时序译码逻辑、启停控制逻辑。
控制方式：
同步控制，异步控制，联合控制。
同步控制
在任何情况下，已定的指令在执行时所需的机器周期数和时钟周期数都是固定不变的。
选取方案：
1.采用完全统一的机器周期执行各种不同的指令。
2.采用不定长机器周期。
3.中央控制与局部控制结合。
异步控制
每条指令、每个操作控制信号需要多少时间就占用多少时间。
每条指令的指令周期可由多少不等的机器周期组成；
没有固定的CPU周期数或严格的时钟周期。
联合控制
同步控制和异步控制相结合的方式。
5.4 微程序控制
控制存储器：
控制存储器用来存放实现全部指令系统的微程序。
控制存储器的字长即微指令字的长度，其存储容量由机器指令系统而定，即取决于微程序的数量。对控制存储器的要求是速度快，读出周期要短。
微指令寄存器：
微指令寄存器是用来存放由控制存储器读出一条微指令信息。
微地址寄存器决定要访问的下一条微指令的地址，而微指令寄存器则保存一条伪指令的操作控制字段和判别测试字段的信息。
地址转移逻辑：
通过判别测试字段P和执行部件的“状态条件”反馈信息，去修改微地址寄存器的内容，实现一定的条件转移。
微程序设计方法（会设计）
水平微指令和垂直微指令区别
水平型微指令并行操作能力强，效率高，灵活性强。垂直型微指令则比较差。
垂直型微指令中，一般只能完成一个操作，控制一两个信息传送通路，因此微指令的并行操作能力低，效率低。
水平型指令执行一条指令的时间短，垂直型微指令执行时间长。
水平型微指令解释指令的微程序，微指令字较长，微程序短的特点。垂直型相反。
水平型微指令用户难以控制，而垂直型指令与指令比较相似，容易控制。
第六章 总线系统
6.1 总线概念
总线是多个系统功能部件进行数据传送的公共通路。
按位置分类：一个单处理器系统中的总线大致分为三类：
(1) 内部总线：CPU内部连接各寄存器及运算部件之间的总线
(2) 系统总线：CPU同计算机系统的其他高速功能部件，如存储器、通道等互相连接的总线。
(3) I/O总线：中、低速I/O设备之间互相连接的总线。
总线的特性
物理特性：指总线的物理连接方式，包括总线的根数，总线的插头、插座的形状，引脚线的排列方式等。功能特性：描述总线中每一根线的功能。
电气特性：定义每一根线上信号的传递方向及有效电平范围。送入CPU的信号叫输入信号(IN)，从CPU发出的信号叫输出信号(OUT)。
时间特性：定义了每根线在什么时间有效。规定了总线上各信号有效的时序关系，CPU才能正确无误地使用。
总线评价指标
总线带宽（BW）：总线的带宽指的是单位时间内总线上可传送的数据量。单位是字节/秒（B/s）或兆字节/秒（MB/s）。总线带宽是总线本身所能达到的最高传输速率。 与总线带宽密切相关的两个概念是总线宽度和总线的工作频率。
总线宽度（W）总线的宽度指的是总线能同时传送的数据位数，（通常题目中会有“一个总线周期中并行传输XX个字节的数据” 这类话）
**总线工作频率（f）**总线的工作频率即总线的时钟频率，以MHz为单位。它是指用于协调总线上的各种操作的时钟信号的频率。工作频率越高则总线工作速度越快。
总线带宽的计算公式如下：
BW =（W/8）× f/每个存取周期的时钟数
解释：
（W/8）：如果W用位来表示，除8得到字节数。
每个存取周期的时钟数：题目没写的话就为1.
6.1.2 总线的连接方式
1.单总线结构 使用一条系统总线来连接CPU、主存和I/O设备，叫做单总线结构。
6.1.3 总线的内部结构
6.1.4 总线结构实例CPU总线：
也称CPU——存储器总线。此总线可连接主存。PCI总线： 用于连接高速的I/O设备模块。ISA总线： pentium机使用该总线与低速I/O设备连接。
6.2 总线接口
6.2.1 信息的传送方式
计算机系统中，传输信息采用三种方式： 串行传送、并行传送和分时传送。但是出于速度和效率上的考虑，系统总线上传送的信息必须采用并行传送方式。
串行传送
只有一条传输线，有利于长途传送数据。 在串行传送时，被传送的数据需要在发送部件进行并－－串变换，这称为拆卸；而在接收部件又需要进行串－－并变换，这称为装配。 为了区分一段时间内到底传了几个0或1，用到位时间。串行传输时低位在前，高位在后。
例题：采用串行接口进行七位ASCII码传送，带有1位奇偶校验位，1位起始位和1位停止位，当波特率为9600波特时， 字符传送速率为____。 A.960 B.873 C.1371 D.480
答：波特率：每1秒传送9600个bit
由题意：10个bit位=1个字符所以每秒钟传送960个字符 选A
2.并行传送
用并行方式传送二进制信息时，对每个数据位都需要单独一条传输线。
3.分时传送
6.2.2 总线接口的基本概念
接口即I/O设备适配器，具体指CPU和主存、外围设备之间通过总线进行连接的逻辑部件。
I/O设备适配器=I/O接口=适配器=I/O功能模块
一个适配器的两个接口：一个同系统总线相连，采用并行方式，另外一个同设备相连，可能采用并行方式或是串行方式。
6.3 总线的仲裁
为了解决多个主设备同时竞争总线控制权，必须具有总线仲裁部件
按照总线仲裁电路的位置不同，仲裁方式分为集中式仲裁和分布式仲裁两类。
对于单处理器系统总线而言，总线仲裁器=总线控制器，是CPU的一部分
6.3.1 集中式仲裁
1.链式查询方式：
（1）.菊花链查询方式：
授权信号线（BG）从总线仲裁器出发，每经过一个设备，检查其是否有总线请求，有的话就该I/O接口有总线控制权，且不往下查询，没有就往下查询。所以，离总线仲裁器最近的，有最高优先权。
链式查询是通过接口的优先级排队电路实现的。
缺点：1.对电路故障敏感。2.优先级低的可能一直不能使用总线。
2.计数器定时查询方式
计数器初值也可用程序来设置，这可以方便地改变优先次序，但这种灵活性是以增加线数为代价的。
3,独立请求方式优点：
总线请求响应的速度快，用不着一个设备接一个设备地查询。其次，对优先次序的控制相当灵活；
缺点：扩充性较差；
分布式仲裁
分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。
当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上。显然，分布式仲裁是以优先级仲裁策略为基础。
优点：线路可靠性高（个别仲裁故障不会影响整个系统）
缺点：设计复杂
6.4.1 总线的定时
总线的一次信息传送过程，大致可分为如下五个阶段：请求总线，总线仲裁，寻址(目的地址)，信息传送，状态返回(或错误报告)。 定时：事件出现在总线上的时序关系。
数据传送过程中采用的两种定时方式：
6.4.2 总线数据传送模式
读、写操作：读操作是由从方到主方的数据传送；写操作是由主方到从方的数据传送。
块传送操作：只需给出块的起始地址，然后对固定块长度的数据一个接一个地读出或写入。对于CPU（主方）—存储器（从方）而言的块传送，常称为猝发式传送，
广播、广集操作：但有的总线允许一个主方对多个从方进行写操作，这种操作称为广播。与广播相反的操作称为广集，它将选定的多个从方数据在总线上完成AND或OR操作，用以检测多个中断源。
6.5.1 多总线结构
PCI是一个与处理器无关的高速外围总线，又是至关重要的层间总线。它采用同步时序协议和集中式仲裁策略，并具有自动配置能力。PCI没有DMA（直接存储器传送），PCI总线支持猝发式传送
本 章 小 结
1.总线是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共通道，并在争用资源的基础上进行工作。
2.总线有物理特性、功能特性、电气特性、机械特性，因此必须标准化。
3.当代流行的标准总线追求与结构、CPU、技术无关的开发标准。其总线内部结构包含：①数据传送总线（由地址线、数据线、控制线组成）；②仲裁总线；③中断和同步总线；④公用线（电源、地线、时钟、复位等信号线）。
4.计算机系统中，根据应用条件和硬件资源不同，信息的传输方式可采用：①并行传送；（ 用并行方式传送二进制信息时，对每个数据位都需要单独一条传输线。）②串行传送；（一条传输线；位时间；低位在前，高位在后。）③ 复用传送。 衡量总线性能指标：带宽(BW)：总线本身能达到的最高传输速率。
5总线定时方法：（1）.同步定时（事件出现在总线上的时刻由总线时钟信号来确定，总线周期长度确定） （2）.异步定时