cmos逻辑门传输延迟时间_组合逻辑电路详解、实现及其应用

本文为明德扬原创及录用文章,转载请注明出处!

一、什么是组合逻辑电路?

在数字电路中,根据逻辑功能的不同,我们可以将数字电路分成两大类,一类叫做组合逻辑电路、另一类叫做时序逻辑电路。本次主要讲解组合逻辑电路的原理、应用和Verilog实现。

cmos逻辑门传输延迟时间_组合逻辑电路详解、实现及其应用_第1张图片

组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。而时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号,而且还取决于电路原来的状态,或者说,还与以前的输入有关。

我们从图中可以看出,左侧的X是表示它的输入变量,右侧的Y是表示它的输出变量,对于这种电路,它的输出Y仅仅与当时的相应输入X有关系,而与之前的输入X是没有关系的,像这种电路,我们就称它为组合逻辑电路。

二、如何分析组合逻辑电路?

了解了什么是组合逻辑电路之后, 我们应该如何去分析电路?如果有了电路图,我们用什么方法可以快速准确知道它所实现的逻辑功能?

cmos逻辑门传输延迟时间_组合逻辑电路详解、实现及其应用_第2张图片

上图给出了组合逻辑电路的分析方法和流程,具体每

你可能感兴趣的:(cmos逻辑门传输延迟时间,利用全加器实现7段数码管,数值比较器实现)