《计算机组成原理》学习笔记
目录
第一章 计算机系统概论
1、计算机的软硬件概念及系统的层次结构
2、计算机的基本组成
3、计算机体系结构与组成
4、冯·诺伊曼机基本组成、特点
5、计算机基本概念：CPU（由哪几部分构成）机器字长、指令字长
第三章 系统总线
1、总线的基本概念及分类(系统总线)
2、总线的特性及性能指标：数据线宽度、地址线宽度、总线传输率
3、总线标准，列举常见的几类总线标准
4、总线主设备、总线从设备
5、总线仲裁三种基本方式特点
6、总线通信：同步、异步、半同步
第四章 存储器
1、计算机中存储系统的基本组成以及存储系统的层次结构（金字塔结构）
2、主存的技术指标：存取时间、存取周期、存储器带宽
3、什么是SRAM和DRAM？存储原理、区别、两种译码方式； 什么是刷新？为什么要刷新？刷新有几种？
4、理解掩模ROM（MROM）、PROM、EPROM、E2POM、Flash的存储原理
5、芯片规格的理解：2K×8 多少根数据线？地址线？存储单元？存储元？
6、存储器与CPU的连接。
7、什么是Cache？工作原理、存取过程、命中率、Cache-主存地址映像、2种替换算法、几种写方法。
8、掌握直接映像、全相联映像、组相联映像
9、海明码、CRC
第五章 输入输出系统
1、I/O系统的组成、I/O的编址方式
2、什么是I/O接口？接口组成、功能；接口与端口的区别。
3、I/O与主机的3种信息控制方式
第六章 计算机的运算方法
1、原码、补码、反码、移码、真值相互之间的转换
2、四种机器码中“0”的机器码表示形式
3、真值如何转换成规格化的浮点数形式
4、算术移位与逻辑移位
5、补码的加减法运算及用“一位/二位符号位判断溢出规则”判断是否发生溢出
6、原码乘法（包括一位乘法和两位乘法）
7、补码乘法（尤其是Booth乘法 ）
8、原码除法
9、补码除法
10、浮点数四则运算（以原码和补码的加减乘除为基础）
第七章 指令系统
1、指令的一般格式（四地址指令、三地址指令、二地址指令基本特点）
2、各种寻址方式（时间长短比较、访存次数、寻址空间大小、寻址过程图示）
3、指令格式中各字段位数的确定及各字段的含义
4、利用“操作码扩展技术”来设计指令系统
5、CISC和RISC的设计思想及应用场合
第八章 CPU的结构和功能
1、现代CPU的内部结构组成
2、CPU的基本功能
3、掌握CPU中程序计数器PC
4、CPU周期、指令周期
5、流水线中的多发技术：超标量技术、超流水线技术、超长指令字技术
第九章 控制单元的功能
1、熟悉PC、IR、MAR、MDR、ACC等部件的功能
2、控制单元的功能
3、指令周期、CPU周期、时钟周期及相互之间关系
第十章 控制单元的设计
1、控制单元的两种设计思想、方法、步骤、硬件构成；
2、给出ADD @X指令在两种控制器设计方法中所用到的节拍安排和微操作命令信号；
第一章 计算机系统概论
1、计算机的软硬件概念及系统的层次结构
1.1硬件：构成计算机的物理实体
1.2软件：
1.2.1广义上：软件是计算机程序、过程、规则及与这些程序、过程、规则有关的文档，以及从属于计算机系统运行的数据
1.2.2狭义上：软件指发挥电子计算机功能的各种程序及相应的数据
1.2.3按照性质和功能的划分：系统软件（构成一个计算机系统所必须的基本软件）、应用软件（由用户根据各自的应用需要而安装的、解决专用领域特殊问题的软件）、支持软件（用于帮助和支持软件开发的软件，又称系统软件）、测试与维护软件（用于软件故障诊断、错误隔离、系统调试及测试系统可靠性的软件）
1.3软硬件是相辅相成的，它们的有机结合构成了计算机系统
1.4没有软件的硬件机器称为裸机
2、计算机的基本组成
2.1从组成的角度看，电子计算机由控制单元CU、运算单元ALU、存储器、输入单元和输出单元、连接它们的总线。在具体实现时，通常将CU和ALU集成在一起，构成处理单元（PU：处理器）
2.2若一台计算机只有一个PU，此PU又必然是组成计算机的核心部件之一，所以这样的处理单元又称为中央处理器（CPU），事实上，一台计算机可以拥有多个PU，这样的计算机叫做并行计算机或高性能计算机
2.3主板：CPU插座、存储器插座、总线插槽、主板芯片组、两块特殊的集成电路芯片（ROM（BIOS）\CMOS）
2.4PU=ALU+CU+暂存单元（寄存器）
2.4.1ALU：加法器、逻辑运算器、移位器、求补器
2.4.2CU:程序计数器PC、存放当前指令的指令寄存器IR、解释指令的指令译码器ID、发出各种命令信号的控制信号发生器CSG及相应的控制逻辑（控制器）
2.4.3寄存器分为数据寄存器、地址寄存器（基址寄存器、变址寄存器）、标志寄存器（用标志区分计算过程的各种状态）
2.4.4PU访问主存是经常性操作，PU内设置专门存放访存地址的寄存器MAR、专门存放与主存交换数据的寄存器MDR（MBR）
3、计算机体系结构与组成
3.1计算机组成：计算机体系结构的逻辑实现（一个计算机体系结构可以有多种不同的计算机组成）
3.2计算机实现：计算机组成的物理实现（一种计算机组成也可以有多种不同的计算机实现）
3.3计算机实现是计算机体系结构和组成的基础。先进的计算机实现技术，尤其是器件技术，一直是推动计算机体系结构和组成发展的最活跃的因素
3.4计算机软硬件的等价性原理：硬件和软件在逻辑功能上是等价的。软件的功能在原理上可以由硬件或固件来实现，硬件的功能在原理上也可以由软件的模拟来实现
3.5计算机体系结构的核心是指令集（指令集就是软硬件功能划分的界面）（系列机具有相同的体系结构）
4、冯·诺伊曼机基本组成、特点
4.1冯·诺依曼计算机的基本组成：运算器、存储器、输入单元、输出单元、控制器（以运算器为中心连接在一起）
4.2程序（指令）与数据是同等地不加区分地存储在同一个存储器中（哈佛结构：程序（指令）存在程序存储器，数据存在数据存储器）
4.3PC：设置“程序计数器PC”来指示下一条将要执行的指令的地址。每执行完一条指令，程序计数器就自动加1，指向下一条指令的存储单元
4.4冯·诺伊曼计算机模型的改进：（亚里士多德（冯的学生））将原本以运算器为中心改为以存储器为中心
4.5非冯·诺伊曼计算机：量子计算机
5、计算机基本概念：CPU（由哪几部分构成）机器字长、指令字长
5.1程序与指令：由一条一条的指令有序排列而成，而指令由操作码和地址码两部分组成。
5.2存储器：由一组一维排列、线性编程的存储单元组成，每个存储单元的位数是相等且固定的，存储单元按地址访问。
5.3主存：主板上的存储器是可以被处理器直接访问的，称为主存储器
5.4主机：处理器和主存的统称
5.5辅存（外存）：安装在机箱内部机架上的设备的存储设备（辅存属于IO设备）
5.6IO设备：机箱外的各种硬件设备
5.7主存---易失性存储器；辅存---非易失性存储器（辅存信息到主存后才可以供处理器使用）
5.8外存：辅存多位于机箱外部得名
5.9内存：位于机箱内部的主存
5.10CPU：2.2
5.11机器字长：指处理器中算术逻辑单元ALU所输入的操作数的二进制位数，也是处理器内部数据寄存器所包含的二进制位数（8的整数倍）（决定计算机中数据表示的范围与精度，是评价计算机性能最重要的指标）（字长越大，价格越高，所以低端的数字设备或工业控制计算机仍然大量使用16位，甚至8位的微处理器）
5.12主存储器容量：用主存储器的存储单元个数（取决于处理器地址总线的线数）乘以存储单元宽度来表示（1T=2^40,IG=2^30,1024=2^10）
5.13处理速度：用户最关心的性能指标，目前常用指标：百万条指令每秒MIPS，百万次浮点操作次数每秒MFLOPS，每条指令的平均时钟周期CPI
5.14主频：处理器的工作是在主时钟的控制下进行的，主时钟的频率叫做主频（主频倒数为时钟周期）（执行一个程序所需的处理器时间可用“指令条数*CPI*时钟周期”来估算）（处理器性能的提高并不能与主频的提高一起线性增长）
5.15存储器的存取周期：对存储器进行一次完整的读/写操作所需的全部时间
5.16程序兼容性：向上（下）兼容（软件不加修改可于更高低档机器运行）、向前（后）兼容（同型号，早晚投入市场的机器上运行）（系列机之间必须可做到“向后兼容”，力争做到向上兼容，其他不做要求）
5.17常见的系统软件有操作系统、数据库管理系统、文本编辑器、高级语言程序开发环境、互联网浏览器等。不同的系统软件性能不同，价格也差别很大。
5.18吞吐率与响应时间：吞吐率是计算机系统在单位时间内完成的任务数，响应时间是指用户在输入命令或数据后得到第一个结果的时间间隔
5.19IC集成电路：就是IC，将晶体管、电阻、电容、二极管等电子组件整合装至一个芯片上，所构成的元件
5.20微型计算机：以微处理器作为CPU的一种计算机
5.21PC是一种“多板机”
第三章 系统总线
1、总线的基本概念及分类(系统总线)
1.1总线（BUS）是计算机系统中各个部件之间传递信息的一组共享的电导线
1.2总线一般由传输线（信息线（数据总线、地址总线、控制总线）、电源线、地线）、接口（由一些三态门和缓冲寄存器组成的表示输入、输出断开三种状态）、总线控制器组成
1.3分类：
1.3.1按照所传输信息的性质：地址、数据、控制
1.3.2按照连接的部分：系统总线（处理器总线）、IO总线
1.3.3按照在计算机系统中的位置：片内总线、底板总线、板件总线、通信总线
1.3.3.1片内总线：位于微处理器芯片内部，用于微处理器内部ALU和各种寄存器等部件间的互连及信息传送（分为单总线、双总线、三总线）
1.3.3.2系统总线：计算机各大部件之间的信息传输线（数据总线、地址、控制）（又叫做内总线、微机总线、底板总线、板级总线、板间总线）（通常将微型机系统中的各种插件板连在一起）
1.3.3.3外总线（通信总线、设备总线）：用于两个系统之间的连接与通信（不是微机系统本身固有，只有微型机应用系统中才有）
1.3.4对于通信总线，根据传输数据的位数分为串行总线和并行总线
1.3.5按照允许信息传输的方向分，总线分为单向总线、双向总线（半双工（同一时刻允许两个方向传输）、全双工）（地址总线：输出；数据总线：双向；控制总线：输入输出的单向）
2、总线的特性及性能指标：数据线宽度、地址线宽度、总线传输率
2.1功能特性：指总线中每一根传输线具有特定的功能
2.2物理特性（机械特性）：总线的物理连接标准，包括：插头、插座的几何形状与尺寸、引脚的数量与排列方式、固定方式
2.3电气特性：定义每一根传输线上信号的传递方向和有效电平范围
2.4时间特性：规定了每一根传输线上的信号在什么时间内是有效的（总线上各种信号的时序关系，可用信号时序图表示）
2.5最基本特性（发送的互斥性和接受的共享性）：任一时刻，只能有一个方向的信息流动，不允许有相向行为（可以多收，不可以多发）（总线传输信息时保证信息的唯一性）
2.6总线结构：
2.6.1单总线（系统总线）
2.6.2双总线（IO（系统）总线+M（存储）（另一种结构由通道连接主存总线与IO总线）总线）
2.6.3三总线（系统总线、主存总线、DMA总线）（局部总线、系统总线、扩展总线）（系统总线、两层IO总线）
2.6.4四总线（局部总线、系统总线、高速总线、扩展总线）
2.7总线性能指标
2.7.1总线位宽（一次同时传送的信息位数或所需的线数）（总线宽度不会超过微处理器外部数据总线的宽度）
2.7.2总线的工作时钟频率（控制总线的时钟信号线上的）
2.7.3标准传输率（总线带宽）：总线上每秒能传输的最大字节量(MB/S)（总线本身所能达到的最高传送速率）（总线带宽=总线位宽*总线工作频率/8）
2.7.4总线的负载能力：总线上能连接部件的最大个数
2.7.5总线复用：物理线路一组，功能上地址线与数据线复用（分时复用）
2.7.6信号线数（地址、数据、控制线数和）
2.7.7总线定时协议（握手机制）（同步、异步、半同步、分离式）
3、总线标准，列举常见的几类总线标准
3.1微型计算机系统总线标准：系统与各模块、模块间的互联的标准界面
3.2常见总线标准：ISA\EISA\VL-BUS\PCI
3.3IO总线标准：USB\IEEE\
4、总线主设备、总线从设备
4.0总线控制器：对总线的使用进行分配和管理（协调总线上各个部件对总线的争用、避免发生总线冲突）
4.1主设备（部件）：拥有总线控制权的总线部件
4.2从设备（部件）：被主部件访问的部件
5、总线仲裁三种基本方式特点
5.0总线仲裁：当总线上有多个候选的主部件同时申请使用总线时，必须有一个总线控制机构按照某种策略（优先次序）对申请进行裁决
5.1若总线仲裁逻辑基本上集中在一处：集中式总线仲裁（串行链接/链式查询、定时查询/计数器定时查询、独立请求）
5.2容总线仲裁逻辑分散在总线各个部件，：分布式总线仲裁
5.3链式查询方式（菊花链查询方式）特点：
5.3.1总线授权信号BG串行地从一个I/O设备传送到下一个I/O设备
5.3.2优先级固定：离“总线控制部件”最近的优先级最高，最远的优先级最低。故优先级通过物理上的排队电路来实现的。
5.3.3设计简单：采用很少的几根线，就可按一定的优先级实现总线仲裁。易于扩充设备
5.3.4若第J个设备中的接口电路出现故障，则第J个之后的都无法正常工作。即对电路故障很敏感。
5.3.5若优先级高的设备频繁发出请求，则优先级低的设备可能很长时间都无法得到总线控制权。
5.4计数器定时方式特点：
5.4.1仲裁器接收到请求信号以后，在BS线为“0”的情况下，让计数器开始计数，计数值通过一组地址线发向各个设备。
5.4.2每个设备接口都有一个“设备地址判别电路”，当地址线上的计数值与请求总线的设备地址一致时，该设备将BS线置为1，获得了总线的使用权，此时中止计数查询。
5.4.3若从0开始，各个设备的优先级次序同“链式查询法”相同，此时优先级的顺序是固定的。（谁的地址小，谁的优先级就最高）
5.4.4若从中止点开始，则每个设备的优先级相等。
5.4.5可通过程序来设置计数器初值，动态来改变其优先级。即可编程。
5.5独立请求方式：
5.5.1仲裁器内设置排队电路
5.5.2每个设备都有独立的总线请求、总线同意
6、总线通信：同步、异步、半同步
6.1总线通信中，发出数据的部件称为源部件，接受数据的部件称为目的部件
6.2总线通信控制实现通信双方的感知使两个部件完成一系列有时序限制的操作
6.3总线通信控制分类：无须感知（同步通信，心有灵犀，相互信任，每一个通信步骤都会在规定的时间内正确完成）、需要感知（异步通信，不完全相互信任）
6.4同步通信：指参与通信的两个部件之间的信息传送是由定宽、定距的时标来控制的（每一个时标，源部件发送，目的部件接受，不去确认对方是否有行为）
6.4.0特点：
6.4.1强制性同步，采用统一时钟；简单易控制。
6.4.2对于每一个操作，每一时间都有明确的规定，显得比较“死板”。
6.4.3必须按照工作速度最慢的部件来设计时钟。
6.4.4当各个模块的存取时间相差较大时，会大大损失总线的工作效率。
6.4.5适用于总线长度较短，各模块部件存取时间比较一致的场合。
6.4.6
6.5异步通信：指参与通信的两个部件需要“感知”对方的操作（感知：握手信号）（主要用于工作速率不同部件间相互通信、通信线路受干扰）
6.5.1异步通信的握手协议分为：单边控制（由双方中的一方控制），双边控制（共同控制）
6.5.2异步双边控制：主模块发出请求，等待从模块反馈响应信号，才开始通信
6.5.2.0特点：
6.5.2.1没有公共时钟
6.5.2.2采用请求应答方式
6.5.2.3相互通信的设备工作速度参差不齐
6.5.2.4需要主从模块间添加两条应答线（握手交互信号线）
6.6半同步通信（同步异步相结合）：宏观上同步组织通信过程，局部上异步应答实现双方速度的配合
6.6.0特点：
6.6.1采用公共时钟
6.6.2加入等待机制（等待信号线）
6.6.3既有同步特征，又有异步特征
6.6.4每个操作只能在固定时钟确定的一定时刻发生，控制信号的时间间隔可以变长（时钟周期整数倍）
6.6.5发送方用系统时钟前沿发信号
6.6.6接收方用系统时钟后沿判断、识别
6.6.7允许不同速度模块和谐工作，增加一条等待响应信号
6.7三种通信方式的共同点：都是主模块发送地址和读写命令开始，到数据传输结束，在整个传输周期中，系统总线的使用权完全由占有使用权的主模块和由它选中的从模块占据，总线利用率不高
6.8分离式通信特点：主模块占用总线使用完后放弃总线使用权，从模块申请占用，各模块准备数据时，不占用总线，采用同步方式通信，不等对方回答
第四章 存储器
1、计算机中存储系统的基本组成以及存储系统的层次结构（金字塔结构）
1.1计算机存储系统的层次结构中，最重要的两个层次是采用：高速缓冲存储器（Cache-主存层次）和基于虚拟存储器（主存-辅存层次）
2、主存的技术指标：存取时间、存取周期、存储器带宽
2.1存取时间：指从CPU给出有效地址启动一次存取操作到该操作完成所需的时间（分为读出时间和写入时间）
2.2存取周期：连续两次存储器操作之间的最小时间间隔（略大于存取时间）
2.3存储器带宽：每秒传送的二进制位数（单位时间里存储器所存取的信息量）
3、什么是SRAM和DRAM？存储原理、区别、两种译码方式； 什么是刷新？为什么要刷新？刷新有几种？
3.1SRAM：静态RAM（MOS管触发器）；DRAM：动态RAM（栅极电容）
3.2SRAM中数据可以常驻，不需要随时存取，无须不断充电即可正常运作，比一般的DRAM速度快稳定，用来做高速缓存
3.3单译码（线选法）：只用一个地址译码器电路来将地址信号变换成选中信号，译码器输出的每一根线可选中存储单元的各位。这种选中信号称为字选择信号。
3.4双译码（重合法）：使用两个译码电路，分别产生行选择信号和列选择信号（行选与列选同时有效的存储单元被称为选中）
3.5DRAM：靠MOS电路中的栅极电容来存储信息，区分状态
3.6DRAM芯片地址引脚数目为地址宽度的一半，设置行地址锁存器（RAS控制）和列地址锁存器（CAS控制）
3.7刷新：就是不断地每隔一定时间对DRAM的所有单元进行读出，经读出放大器放大后再重新写入原电路中，以维持电容上的电荷，保持存储信息不变（集中刷新、分散刷新、混合刷新）
3.8刷新周期：对DRAM的刷新按行进行，每刷新一次的时间
3.9集中刷新（专门设置多个周期来刷新，死时间）
3.10分散刷新（每个周期都刷新，将刷新分散到每一个读写周期）（存取周期=读写周期+刷新时间）
3.11异步刷新（在一个刷新间隔内，均匀地进行逐行刷新，并不是每个周期都有）
4、理解掩模ROM（MROM）、PROM、EPROM、E2POM、Flash的存储原理
4.1MROM：晶体管的有无来代表0、1，存储单元中不包含MOS管表示1
4.2PROM：熔丝烧断型（断1）、PN结击穿型（击穿导通0）
4.3EPROM：紫外光（15~20分钟）擦除（浮栅雪崩注入型MOS管FAMOS，无电子电荷不导通1，PN结击穿导通0）（石英窗，黑色不干胶纸盖住）
4.4EEPROM：可用电擦除（约20V），可以用电信号写入，多应用即插即拔接口（设置第二栅极）
4.5Flash（基于EPROM隧道氧化层的ETOX原理、基于冷电子擦除原理和EEPROM的NAND体系结构）
5、芯片规格的理解：2K×8 多少根数据线？地址线？存储单元？存储元？
5.1 2*1024=2^11：11根地址线，8根数据线
5.2存储元：一个B的存储空间
5.3存储单元：由存储元组成存储一个信息字
6、存储器与CPU的连接。
6.1字扩展：增加存储字的数量；位扩展：增加存储字长的长度
6.2CPU与存储器通过三总线（系统总线：地址、数据、控制）连接
6.3数据线连接，若CPU数据线数量大于单个存储芯片（位扩展）
6.4地址线连接，若CPU地址线数量大于存储芯片地址线：将CPU地址线分为两个部分：低位地址线用于存储芯片内存储单元的寻址，高位地址线用于形成访问存储芯片片选信号（全译码、部分译码、线选法）
6.4.1全译码：高位地址全部用于译码，译码输出作为各个存储芯片的片选信号
6.4.2部分译码：选用高位地址的一部分进行译码，产生片选信号（由于部分地址不参与片选译码，得到（2^n）多组不同地址范围）
6.4.3线选法：存储器容量不大，所使用存储芯片不多，CPU寻址空间远远大于存储器容量，用高位地址线每一根选通一块芯片（无须使用片选译码器）（地址空间不连续）(片选线多于一位为“0”以及片选线为全“1”的地址空间不能使用)
7、什么是Cache？工作原理、存取过程、命中率、Cache-主存地址映像、2种替换算法、几种写方法。
7.1Cache：高速缓冲存储器（介于CPU与内存之间的后援存储器），一般采用SRAM实现
7.2应用局部性原理，时间局部性（循环），空间局部性（数组）
7.3命中率：找到Cache中指令次数/所有寻找的指令条数（CACHE的命中率通常在90%以上）
7.4数据访问顺序：CPU->CPU内L1CACHE->CPU内L2CACHE->主板上CACHE->内存->硬盘CACHE->硬盘数据
7.5工作原理
7.6数据块：若干个存储单元（内存与CACHE之间是以数据块为单位进行交换的）
7.7主存和缓存按块存储，块的大小相同
7.8CACHE有CAM（SRAM制作）存放标记（主存块号）判断是否命中
7.9主存---Cache的地址映像（Cache控制机构）：主存块号与Cache块间的转换
7.10映射方式：直接映射、全相联映射、组相联映射、段相联映射
7.11替换算法：Cache的工作原理要求它尽量保存最新的数据。当一个新的主存块需要拷贝到Cache，而允许存放此块的位置被其他的主存块占用时，就需要替换
7.11.1先进先出算法（FIFO）
7.11.2近期最少使用算法（LRU）（利用计数值，将计数值最小的块移出去）
7.12Cache的写操作（保持Cache与主存内容的一致性）
7.12.1写回法（主存的写操作同一留到块移出Cache时进行）
7.12.2全写法（写直达法），同时进行写操作
7.12.3只写主存法，只写入主存，命中Cache设置失效
8、掌握直接映像、全相联映像、组相联映像
8.1直接映射：i=j mod C,(C=2^c)，其中，i为Cache块号，j为主存块号，C为Cache的总块数量
8.2全相联映射：i=j(i,j位于Cache，主存块号范围)，全部情况均有可能
8.3组相联映射：i=j mod Q其中Cache共分为Q组，每组R块，j主存，iCache组号（某一主存块按模Q映射到缓存的第i组中的任意一块）（融合直接映射与全相联映射）
8.4段相联映射：将Cache与主存分为相同块数地段，段间全相联，段内块直接映像
9、海明码、CRC
9.1奇偶校验：通过在被传输的N位中加入1位校验位，使整个N+1信息位中“1”的个数为偶数或者奇数。（以字符为单位进行校验，附加一位校验位）（只能检错不能纠错）
9.2汉明码（纠正一位差错）
9.2.0编码的最小距离：任意两组合法代码之间二进制位数的最少差异（编码的纠错、检错能力与编码的最小距离有关：编码的最小距离-1=检错位数+纠错位数）
9.2.1设要检测的二进制代码为n位，为使其具有纠错能力，需要添加k位检测位，组成n+k位代码（2^k>=n+k+1）（将k位检测位记作Ci（i=1，2，4，8.））
9.2.2汉明码的组成：位数（k位检测位）、位置（检测位位置）、取值（按照规则计算）
9.2.3汉明码计算查看例题
9.3CRC（循环冗余校验码）（基于模2运算建立的校验码制）
9.3.1模2运算
9.3.2CRC编码的校验位在原信息位后面
9.3.3CRC码就是用多项式M(x)xk除以给定的生成多项式G(X),所得余数作为校验位。为了得到k为余数(即校验位)，G(X)必须是k+1位
9.3.4具体编制查看例题
第五章 输入输出系统
1、I/O系统的组成、I/O的编址方式
1.1统一编址：IO与内存统一进行编址（可以利用访存指令访问IO口）
1.2独立编址：IO与内存有各自独立的地址空间，互不干扰（设置专用指令）
2、什么是I/O接口？接口组成、功能；接口与端口的区别。
2.1接口：两个系统或两个部件之间的衔接部分（软件接口、硬件接口）
2.2IO接口：是连接主机与IO设备之间的中间电路或部件，由硬件电路及相应的控制软件构成，是信息传递的桥梁和纽带
2.3端口：IO接口电路中可以通过编程寻址并进行读写的寄存器（CPU对接口的访问基本上可以认为是对端口的读写）
2.4接口的主要功能：地址识别与设备选择，接受、保存CPU的IO控制命令，反映外设的工作状态，信号转换，数据格式、码制的转换与数据检错\纠错，传送数据，中断
2.5接口的组成：
2.6端口：用户可见的寄存器，通过读写了解状态数据（端口分为：存放欲交换数据的数据端口DBR，存放控制信息的控制端口，存放状态的状态端口）
3、I/O与主机的3种信息控制方式
3.1程序查询方式：含义、效率、硬件支持上容易/复杂
3.1.1在这种方式中，数据在CPU与外围设备之间的传送完全靠计算机程序控制，是在CPU主动控制下进行的。当输入／输出时，CPU暂停执行本程序，转去执行输入／输出的服务程序，根据服务程序中的I/O指令进行数据传送。
3.1.2CPU主动去查询外设
3.1.3CPU与IO串行工作
3.1.4程序循环等待，CPU效率低，IO设备是被动的
3.2中断方式：含义、效率、硬件支持上复杂
3.2.1中断含义：计算机在执行程序的过程中，当出现异常情况或特殊请求时，计算机会停止现行程序的运行，转向对这些异常情况或特殊请求进行处理，处理结束后再返回到现行程序的间断处继续执行，这就是中断 (Interrupt)。（中断源：向CPU提出中断请求的各种因素）
3.2.2区别：中断断点（当前PC值）、中断向量地址（中断源在接受到中断响应信号INTA后，由硬件生成一个特定的地址）、中断服务程序入口地址（或称中断向量，所占区域为中断向量表）（软件查询法和硬件向量法）
3.2.3区别：外设申请中断的时间、CPU查询中断的时间、CPU响应中断进入中断服务程序的时间
3.2.4区别：CPU处理中断过程、中断服务程序流程、中断隐指令
3.3DMA：（直接内存存取）含义、效率、硬件支持上容易
3.3.1CPU暂时让出总线的控制权，由专用接口芯片DMAC-DMA控制器，全权控制存储器与IO之间直接进行高速的数据传送
3.3.2DMA接口的基本功能
3.3.3DMA与主存交换数据的三种方法：停止CPU使用总线、周期挪用（周期窃取）方式、交替使用方式
第六章 计算机的运算方法
1、原码、补码、反码、移码、真值相互之间的转换
1.1原码与与真值（真值：带“+”“-”号的数）
1.2原码定点数的表示范围
1.3补码（找到与负数等价的正数）与真值
1.4补码定点数表示范围
1.5反码与真值
1.6移码与真值
1.7移码与补码：将最高的符号位取反
1.8
2、四种机器码中“0”的机器码表示形式
2.1原码：00000000B\10000000B
2.2补码：00000000B
2.3移码：10000000B
3、真值如何转换成规格化的浮点数形式
3.1规格化方法
3.2溢出
3.3浮点数表示范围
4、算术移位与逻辑移位
4.1有符号数的移位称为算术移位
4.2无符号数的移位称为逻辑移位
4.3算术移位规则
4.4逻辑移位空位补0
5、补码的加减法运算及用“一位/二位符号位判断溢出规则”判断是否发生溢出
5.1补码的加减法（和的补码等于补码的和）
5.2溢出
5.3单符号位判断溢出
5.4双符号位判断溢出
6、原码乘法（包括一位乘法和两位乘法）
6.1一位乘法
6.2 二位乘法
6.3比较
7、补码乘法（尤其是Booth乘法 ）
7.1补码一位乘运算规则
7.2Booth算法
8、原码除法
8.1原码除法
8.2恢复余数法（当余数为负数，需要加上除数，将其恢复成原来的余数）
8.3 不恢复余数法
9、补码除法
9.1商值的确定（同同够减，异异够减）
9.2商符号的形成
9.3新余数补的确定
9.4比较
10、浮点数四则运算（以原码和补码的加减乘除为基础）
10.1加减运算
10.1.1对阶
10.1.2规格化
10.1.3舍入、溢出
10.2乘除运算
第七章 指令系统
1、指令的一般格式（四地址指令、三地址指令、二地址指令基本特点）
1.1四地址指令格式
1.2三地址指令格式
1.3二地址指令格式
1.4一或零地址指令格式
2、各种寻址方式（时间长短比较、访存次数、寻址空间大小、寻址过程图示）
2.0寻址方式是用以确定本指令的操作数地址和下一条欲执行指令的指令地址（分为指令寻址和数据寻址）
2.1指令寻址
2.1.1顺序（+1）
2.1.2跳跃
2.2数据寻址
2.2.1立即寻址（结果：形式地址就是操作数且形式地址可正可负，用补码表示）（指令执行阶段不访存）
2.2.2直接寻址（EA=A，有效地址由形式地址直接给出）（执行阶段访问一次存储器）
2.2.3隐含寻址（操作数地址隐含在操作码中）（指令字中少了一个地址字段，可以缩短指令字长）
2.2.4间接寻址（EA=(A)，间接提供）（执行指令阶段2次访存/多次访存、可以扩大寻址范围、便于编制程序）
2.2.5寄存器直接寻址（EA=Ri有效地址即为寄存器编号）（执行阶段不访存，只访问寄存器，执行速度快，寄存器个数有限，可缩短指令字长）
2.2.6寄存器间接寻址（EA=(Ri)有效地址在寄存器）（执行阶段访存，可适当扩大程序寻址范围）
2.2.7基址寻址：
2.2.7.1采用专用寄存器作基址寄存器（EA=(BR基址寄存器)+A）（便于程序浮动，可扩大寻址范围，BR内容由操作系统或管理程序确定）
2.2.7.2采用通用寄存器作基址寄存器（EA=(Ri)+A）（由用户指定哪个通用寄存器作为基址寄存器）
2.2.8变址寻址（EA=(IX专用变址寄存器)+A）（IX用户指定，可扩大寻址范围，便于处理数组问题）
2.2.9相对寻址（EA=(PC)+A）A相当于当前指令的位移量（广泛用于转移指令，A的位数决定操作数的寻址范围）
2.2.10堆栈寻址
3、指令格式中各字段位数的确定及各字段的含义
3.1根据1的指令格式确定，通常包括操作码字段与指令码字段
4、利用“操作码扩展技术”来设计指令系统
4.0涉及问题
4.1扩展操作码技术：
4.1.1指令字长固定，操作码长度随地址数的减少而增加
4.1.2不同地址数的指令有不同长度的操作码
4.1.3有效缩短指令字长，一种很重要的指令优化技术
4.2设计原理
4.2.1使用频度较高的指令占用较短的操作码
4.2.2使用频度较低的指令占用较长的操作码
5、CISC和RISC的设计思想及应用场合
5.1CISC
5.2RISC
5.3应用
第八章 CPU的结构和功能
1、现代CPU的内部结构组成
1.1CPU是在块硅晶片上所集成的超大规模的集成电路
1.2CPU=ALU+CU+寄存器+中断系统
2、CPU的基本功能
2.1CPU是一台电脑中的核心
2.2CPU功能：指令控制、操作控制、时间控制、数据加工、中断控制
3、掌握CPU中程序计数器PC
3.1可见寄存器，程序计数器（PC）存放现行指令的地址，通常具有计数功能。当遇到转移类指令时，PC的值可以被修改
4、CPU周期、指令周期
4.1CPU周期：CPU从内存中读取一个指令字的最短时间（机器周期）
4.2时钟周期：CPU处理操作的最基本单位，一个CPU周期由若干个时钟周期构成，又被叫做T周期或节拍脉冲
4.3指令周期：CPU取出并执行一条指令所需的全部时间，包括取指令周期和执行指令周期
5、流水线中的多发技术：超标量技术、超流水线技术、超长指令字技术
5.1超标量技术
5.2超流水线技术
5.3超长指令字技术
第九章 控制单元的功能
1、熟悉PC、IR、MAR、MDR、ACC等部件的功能
1.1PC：存放现行指令的地址，有计数功能
1.2IR：存放现行指令
1.3MAR与地址总线相连，存放欲访问的存储单元地址
1.4MDR与数据总线相连，存放欲写入存储器的信息或最近从存储器中读出的信息
1.5ACC累加器
2、控制单元的功能
2.0控制单元的外特性
2.1输入信号：时钟、指令寄存器、标志、来自系统总线（控制总线）的控制信号
2.2输出信号：CPU内的控制信号、送至系统总线（控制总线）的信号
3、指令周期、CPU周期、时钟周期及相互之间关系
第八章4
第十章 控制单元的设计
1、控制单元的两种设计思想、方法、步骤、硬件构成；
2、给出ADD @X指令在两种控制器设计方法中所用到的节拍安排和微操作命令信号；
本笔记除了自己的一些理解外，参考《计算机组成原理》诸多ppt，图片出自ppt和网络，如有侵权，请联系笔者删除。
最后希望大家一起学习，共同进步，如果有疑问或错误欢迎联系笔者。