cadence allegro 学习记录(一)

1,主题颜色设置:Options → Preference → Applications Theme 在Schematic Theme(原理图的主题颜色中修改)。

2,原理图格点设置:Options → Preference → Grid Display(左侧原理图格点设置,右侧元件库格点设置)。

3,Capture自带元件库说明(元件库后缀 .olb)

  • CAPSYM.OLB:电源、地、输入输出口、标题栏等;
  • CONNECTOR.OLB:各种连接器;
  • DISCRETE.OLB:分立式元件,如电阻、电容、电感、开关和变压器等常用元件;
  • TRANSISTOR.OLB:存放晶体管等;

4,新建元件库:

  • 创建一个元件库文件:File → new → Library;
  • 在元件库文件上右键新建元件:右键 → new part ,然后设置相关参数。

5,快捷键

  • O:缩小
  • I:放大
  • P:放置元件
  • R:旋转元器件
  • H:水平翻转
  • V:垂直翻转
  • W:放置连接线
  • Ctrl+F:调出“Find”面板

6,批量放置管脚:原理图页面右下角:place pin array。

7,元器件绘制完成后可以通过 Edit pin 对所有引脚名称进行统一修改。

8,元件库中元件获取的方式:

  • 自己新建;
  • 从已有的原理图中获取元器件:Design Cache 中有设计中的原理图中使用的元器件;
  • 在设计中添加系统自带的原理图库:place → part → 右侧框中“Library”选项下选择绿色加号图标,添加原理图库;

9,元器件库与PCB库封装关联:通过“PCB Footprint”进行关联,即元器件属性中“PCB Footprint”的值(封装的名称)必须与封装库中对应的名称相同;“reference”和“value”的值也需要相同;

10,新建工程(project).opj文件,其中只含有原理图文件;新建设计(design).DSN,即原理图文件,会自动生成工程文件。

11,修改原理图页面大小:左侧框中选中页面 ,然后右键,选择“Schematic Page Properties”即可修改页面大小。

12,电源和地是全局变量,不同页面也可以进行连接,不用添加分页符;

13,电源管脚必须进行连接,不能放置“no connect”;

14,放置总线(BUS)时需要注意的事项

  • 总线的名字不能以数字结尾;
  • 符号 [ ] 前后不能有空格;
  • 命名必须是名字加 [ ] ,如BUS[0:15],BUS[0-15],BUS [0…15] (必须是三个点)三种中的一种。

15,添加差分属性:

  • 单击左键选中一页原理图,然后执行菜单命令:Tools → Create Differential pair…
  • 在弹出的Create Differential pair窗口中查找要设置的网络名并添加到Selections.
  • 点击create 即可自动创建好差分类;

16,原理图中的封装名要和PCB中的封装名相同;

17,设计规则检查设置:PCB → Design Rules Checks;

18,输出pdf文件和bom清单

  • file → export → pdf →安装Ghostscript 64 bit → OK,输出后缀 .ps 文件(capoutput.ps是需要的pdf文件);
  • file → print → pdf;
  • 输出BOM清单:Tools → Bill of Materials;需要在HEADER中添加封装名;

19,导出网表:

  • 第一方网表:Tools → Create Netlist → ok,生成网表(.dat文件)。
  • 第三方网表:Tools → Create Netlist → other(在formatters中选择 orTelesis64.dll),其中“aprt value”中的{value}要用{PCB Footprint}代替,因为allegro中无法识别小数点;
  • “orpadss2k64.dll”生成一个 .asc的文件,能够导入pads中的网表文件,此时{value}不变。

20,常见错误解析:

  • netlister failed:原理图中存在问题,在netlist.log文件中有详细的错误描述;
  • duplicate pin name “xxx” found on package … (重复网络名称);
  • property “PCB Footprint” missing from …(封装名缺失);
  • pin number missing …(管脚编号缺失);
  • value for property PCB Footprint contains carriage return for xxx.(属性名称中含有回车键);
  • conflicting values of following conponent definition properties found on different sections of xxx.(多part 器件属性冲突)。
  • illegal charater in …(非法字符)。

注:

  1. 电源引脚的名称允许重复;
  2. 其他引脚的名称,如空引脚的名称不允许重复,可以使用数字进行编号。

你可能感兴趣的:(cadence,allegro,学习)