Infineon-TLF35584芯片layout设计总结

 小编最近在做个改版，发现之前的PCB的电源芯片TLF35584的布局和布线上有一些问题，于是我就找了这个电源芯片手册，我找了老半天没有找到那种带有布局推荐的示意图（大多数的LAYOUT工程师一般都是喜欢看下图的这种来布局布线的,如下图所示是MPQ7920芯片的推荐布局布线）

要是芯片手册上没有提供这个图纸的话我们是不是就要慌了呢？作为一名合格的PCB_layout工程师我们不仅仅会要看上图所示的芯片布局布线推荐图示，还要学会充分吸收芯片手册的其他的一些重要信息，例如说infineon-TLF35584芯片上的一些信息 :

1, Pin Definitions and Functions，这个一般都是介绍芯片的每个管脚的定义和使用功能，也有PCB和原理图的注意事项的。 Infineon-TLF35584芯片的Pin Definitions and Functions如下图所示：

 这个芯片有不同的封装的设计，有48和64PIN脚的，看图的时候最好对照一下。

2，Block Diagram，芯片设计的大致框图，方便我们清楚整个电源芯片系统的工作情况。 

Layout设计需要注意点：我们从布局和布线上两个点来分析

• 布局

1，输入滤波电容按照容值由大到小依次排列靠近电源PIN脚。（VST和VS1都是电源管脚，VS1是大电流的，VST是小电流，电容有空间的话尽量放置和芯片在同一面比较好）

2，输出部分，输出的滤波电容按照容值由大到小依次排列，尽量让电源回路尽量短。（电容有空间的话尽量放置和芯片在同一面比较好）

3，VCI管脚：连接一个外部电阻分压器，以调节复位输出信号ROT的过压和欠压阈值。如果不使用选件外置调压器，请保持开路。电容靠近VCI管脚放置。

4，QST管脚，电容靠近芯片管脚放置。

 

• 布线：
• 1，PG1和PG2的两个GND管脚最好是和输出电容的GND连接在一起后再去打孔到GND平面，不要直接打孔到GND平面上。

2，FB1和FB2脚不仅是电源输出的反馈调节信号，还是作为电源芯片内部的电源输出脚来用的。

3，VCI管脚上的走线远离敏感信号，走线加粗处理，采样信号尽量在SOC端口采样，切记这个信号不能直接用铜皮接上，VIA处建议加上no shape connect这个属性，以防VCI信号VIA被电源shape吸附上（处理方式类似于我们做电源芯片管脚FB的处理方式一样的）

4，中间散热盘多打一些GND过孔。

5，输出端口SW区域相邻层尽量不要布线，尤其是一些高速线。（中间的散热盘正常是也不能穿线的，板子空间比较密集的话可以走一些不是很重要的信号线）

备注：若是电源芯片输入的地方加入了升压模块，原理图如下图所示：

1，布局上需要注意的就是：这个模块尽量靠近芯片摆放，如下图所示，其实看起来还是有点远的。不过由于有个电容封装太大了，也不好缩减布局了。（有的时候我们做PCB要学会灵活一些，有的电源的模块布局你都完全按照手册要求摆放的话，需要布局的空间就很大了，哪些器件是可以放置在背面而且对电源的完整性影响不是很大才是我们需要考虑的点。）

2，布线上需要注意就是PIN46， PIN47, PIN48的特殊处理了，一般芯片手册上都会提供说明的：

 管脚47 和48的布线处理：在我们PCB板子上的处理就是管脚47和48从芯片引出来到检流电阻上，开尔文方式走线也就是我们俗称的类差分线加粗处理（12-15MIL即可），不需要包地处理也可以，只要和其他信号拉开间距即可。走线远离其他敏感信号，不能穿电感晶振之类的器件上方。

管脚46的布线处理：走线加粗12-15MIL即可），不需要包地处理也可以，只要和其他信号拉开间距即可。走线远离其他敏感信号，不能穿电感晶振之类的器件上方。

管脚1的布线处理：走线加粗12-15MIL即可），不需要包地处理也可以，只要和其他信号拉开间距即可。走线远离其他敏感信号，不能穿电感晶振之类的器件上方。

 还有一点需要特殊注意的就是1和48PIN都是GND管脚，若是需要打孔到内层接到检流电阻上的话，需要把过孔设置一个no shape connect属性，这样管脚上的GND采样的是检流电阻上的GND了，也符合芯片手册上的要求。