[vivado2019.2+verilog]同步复位和异步复位tb仿真及源码

[vivado2019.2+Ubuntun16.04]同步复位和异步复位tb仿真及源码

一、sync_reset

1.新建项目

由于我只仿真就不选板卡了，直接finish

2.Add Design Sources 文件

也可以


之后就是一路ok，finsh就行了。个人习惯在设计文件名后面加上“_top”。

接着就可以在右侧编写verilog程序了，
下面展示一些 内联代码片。

`timescale 1ns / 1ps
//
// Company: 
// Engineer: wty
// 
// Create Date: 2021/04/17 18:08:09
// Design Name: 
// Module Name: sync_reset_top
// Project Name: sync_reset
// Target Devices: 
// Tool Versions: ubuntun16.04+vivado2019.2
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//

//define ports
module