计算机组成原理移位图,计算机组成原理实验报告3-数据输出实验 移位门实验

2.3 数据输出实验/移位门实验

一.实验要求:利用CPTH 实验仪的开关做为控制信号,将指定寄存器的内容读到数据总线DBUS上。

二.实验目的:

1、了解模型机中多寄存器接数据总线的实现原理。

2、 了解运算器中移位功能的实现方法。

三.实验电路:CPTH 中有7 个寄存器可以向数据总线输出数据,但在某一特定时刻只能有一个寄存器输出数据,由X2,X1,X0决定那一个寄存器输出数据。

数据输出选择器原理图

连接线表

四.实验数据及步骤:

实验1:数据输出实验

置下表的控制信号,检验输出结果

实验2:移位实验

ALU直接输出和零标志位产生原理图

ALU左移输出原理图

ALU右移输出原理图

直通门将运算器的结果不移位送总线。当X2X1X0=100 时运算器结果通过直通门送到数据总线。同时,直通门上还有判0 电路,当运算器的结果为全0 时,Z=1,右移门将运算器的结果右移一位送总线。当X2X1X0=101 时运算器结果通过右通门送到数据总线。具体内部连接是:

Cy 与 CN →DBUS7

ALU7→DBUS6

ALU6→DBUS5

ALU5→DBUS4

ALU4 → DBUS3

ALU3 → DBUS2

ALU2 → DBUS1

ALU1 → DBUS0 Cy 与 CN → DBUS7 当不带进位移位时(CN=0):

0 →DBUS7 当带进位移位时(CN=1):

Cy →DBUS7

左移门将运算器的结果左移一位送总线。当X2X1X0=110 时运算器结果通过左通门送到数据总线。具体连线是:

ALU6 →DBUS7 ALU5→ DBUS6 ALU4→ DBUS5 ALU3→ DBUS4 ALU2→ DBUS3 ALU1→ DBUS2 ALU0→ DBUS1 当不带进位移位时(CN=0):

0 → DBUS0 当带进位移位时(CN=1):

Cy→

DBUS0

将55H写入A寄存器

二进制开关K23-K16用于DBUS[7:0]的数据输入,置数据55H

置控制信号为:

按住STEP脉冲键,CK由高变低,这时寄存器A的黄色选择指示灯亮,表明选择A寄存器。放开STEP键,CK由低变高,产生一个上升沿,数据55H被写入A寄存器。

S2S1S0=111 时运算器结果为寄存器A内容

注意观察:

移位与输出门是否打开无关,无论运算器结果如何,移位门都会给出移位结果。但究竟把那一个结果送数据总线由X2X1X0输出选择决定。

五.心得体会:

这次实验我们感受和熟悉了计算机的移位算法,本实验可以说是前两次实验和这次实验的汇总,里面也包括了上两次实验的内容,像寄存器A,W;S1,S2,S3选择的运算。通过本次实验让我学到很多运算器的知识。还有就是关于移位运算的了,寄存器D显示的是不带移位的运算结果,寄存器R显示的是右移一位的运算结果,寄存器L显示的是左移一位的运算结果,当CN等于1,Cy 1N等于1的时候表示移位为一的移位运算。移位的运算方法是,右移时,在移位后的空位也即最高位补上Cy 1N的值,0或者1;左移时,在移位后的空位也即最低位补上Cy 1N的值,0或者1。

数据通路组成实验

一、实验目的

(1)将双端口通用寄存器组和双端口存储器模块联机;

(2)进一步熟悉计算机的数据通路;

(3)掌握数字逻辑电路中故障的一般规律,以及排除故障的一般原则和方法;

(4)锻炼分析问题与解决问题的能力,在出现故障的情况下,独立分析故障现象,并排除故障。

二、实验电路

图9.14示出了数据通路实验电路图,它是将前面进行的双端口存储器实验模块和一个双端口通用寄存器组模块连接在一起形成的,存储器的指令端口不参与本次实验,通用寄存器组连接运算器模块,本实验涉及其中的操作数寄存器DR2。

由于RAM是三态门输出,因而可以将RAM连接到数据总线BUS上。此外,BUS上还连接着双端口通用寄存器组。这样,写入RAM的数据可由通用寄存器提供,而从RAM读出的数据也可送到通用寄存器保存。

RAM和DR2在前面的实验中使用过。对于通用寄存器组RF,它由一个在系统可编程(In System Programable)芯片ispLSI 1016固化了通用寄存器组的功能而成,其功能与双端口寄存器组MC14580相类似,内含四个8位的通用寄存器,带有一个输入端口和两个输出端口,从而可以同时写入一路数据,读出两路数据。输入端口取名为WR端口,连接一个8位的缓冲寄存器ER(已集成在ispLSI 1016芯片中),输出端口取名为RS端口、RD端口,分别连接运算器模块的两个操作数寄存器DR1、DR2,其中,连接DR1的RS端口还可通过一个8位的三态门RSO直接向BUS输出。 双端口通用寄存器组模块的控制信号中,RS1、RS0用于选择从RS端口读出的通用寄存器,RD1、RD0用于选择从RD端口读出的通用寄存器,上述选择信号在

你可能感兴趣的:(计算机组成原理移位图)