zynq AXI

AXI 总线/接口/协议

总线是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由由数据线、地址线、控制线等构成。

接口是一种连接标准，又常常被称之为物理接口。

协议就是传输数据的规则。

AXI 总线

在 ZYNQ 中有支持三种 AXI 总线，拥有三种 AXI 接口，当然用的都是 AXI 协议。其中三种AXI 总线分别为：

AXI4：（For high-performance memory-mapped requirements.）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大 256 轮的数据突发传输；

AXI4-Lite：（For simple, low-throughput memory-mapped communication ）是一个轻量级的地址映射单次传输接口，占用很少的逻辑单元。

AXI4-Stream：（For high-speed streaming data.）面向高速流数据传输；去掉了地址项，允许无限制的数据突发传输规模。

AXI4 总线和 AXI4-Lite 总线具有相同的组成部分：

（1）读地址通道，包含 ARVALID, ARADDR, ARREADY 信号；

（2）读数据通道，包含 RVALID, RDATA, RREADY, RRESP 信号；

（3）写地址通道，包含 AWVALID，AWADDR, AWREADY 信号；

（4）写数据通道，包含 WVALID, WDATA，WSTRB, WREADY 信号；

（5）写应答通道，包含 BVALID, BRESP, BREADY 信号；

（6）系统通道，包含：ACLK，ARESETN 信号。

AXI4 总线和 AXI4-Lite 总线的信号也有他的命名特点读地址信号都是以 AR 开头（A：address；R：read）写地址信号都是以 AW 开头（A：address；W：write）读数据信号都是以 R 开头（