E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA开发技术
程序员
开发技术
整理
前端技术:vue-前端框架element-前端框架bootstrap-前端框架echarts-图标组件C#后端技术:webservice:soap架构:简单的通信协议,用于服务通信ORM框架:对象关系映射,如EF:对象实体模型,是ado.net中的应用技术soap服务通讯:xml通讯ado.net:OAuth2:登录授权认证:Token认证:JWT:jsonwebtokenJava后端技术:便捷工
laizhixue
·
2024-03-27 09:28
学习
前端框架
基于
FPGA
的UDP协议栈设计第二章_IP层设计
文章目录前言:IP层报文解析一、IP_TX模块一、IP_RX模块总结前言:IP层报文解析参考:https://blog.csdn.net/Mary19920410/article/details/59035804版本:IP协议的版本,4bit,IPV4-0100,IPV6-0110首部长度:IP报头的长度。固定部分的长度(20字节,5个32bit,一般就填5)和可变部分的长度之和。4bit。最大为
顺子学不会FPGA
·
2024-03-26 19:38
UDP协议栈设计
udp
tcp/ip
网络
fpga开发
C#使用ASP.NET Core Razor Pages构建网站(二)
上一篇文章讲了HTTP协议的基本概念、客户端Web
开发技术
以及ASP.NETCore框架的关键特点和创建项目方法链接:C#使用ASP.NETCoreRazorPages构建网站(一)接下来继续了解ASP.NETCoreRazorPages
林祖师
·
2024-03-26 14:02
C#
c#
asp.net
开发语言
C#、ASP、ASP.NET、.NET、ASP.NET CORE区别、ASP.NET Core其概念和特点、ASP.NET Core个人心得体会
ASP.NET是微软推出的下一代Web应用程序
开发技术
,它提供了更强大、更高效的功能和工具。ASP
lijingguang
·
2024-03-19 08:49
C#
c#
计算机毕业设计之ssm图书馆预约占座系统平台
开发技术
后台:springmvc+spring+mybatis(SSM)前台:JQuerylayUI百度echarts数据库:MySQL代码开源地址(码云gitee)https://gitee.com/
B站计算机毕业设计超人
·
2024-03-19 00:44
Android Q 音频获取指南
作者:DonTurner,
开发技术
推广工程师,AndroidMedia团队AndroidQ新引入的AudioPlaybackCaptureAPI允许应用获取其它应用中的音频。
谷歌开发者
·
2024-03-17 22:48
【vivado】
fpga
时钟信号引入
FPGA
的时钟信号一般由板上晶振经由时钟引脚引入,有时由于工程需要也会从pin脚引入其他外部时钟,这时为了该时钟能够正常工作,满足xilinx
fpga
的外部时钟引入规则。
刘小适
·
2024-03-16 12:18
日拱一卒
Xilinx
SoC
FPGA
fpga开发
FPGA
常用通信协议 —UART(二)---UART接收
一、信号说明因为是接收端,所以输入的是RX,发送端一次发8位串行数据,在本模块中,要接收这8位数据并转换为并行数据,因为最终要实现数据的回环,这8位并行数据会在下一个模块中被转换为串行数据再发出去,需要一个数据有效信号,当它拉高时表示八位数据接收完成,可以进行并串转换并发送了。时钟采用50Mhz,下面是信号列表reg1,reg2,reg3rx打拍后的信号work_en拉高表示正在接收信号bote_
毛豆仙人
·
2024-03-15 00:54
fpga开发
开发技术
-Java从字符串中提取小数
目录1.前提正则表达式全解析+常用示例常用正则表达式合集,这一篇就够了!!Pattern和Matcher2.实现1.前提项目上请求第三方服务,其中有个字段为字符串和小数的混合,类似:武汉0.1333;北京10.25;其它地区110.1需要将其中的小数取出。技术积累:正则表达式全解析+常用示例常用正则表达式合集,这一篇就够了!!Pattern和Matcher2.实现Stringstr="武汉0.13
JustDI-CM
·
2024-03-12 03:18
Java开发
小技术
java
FPGA
-AXI4总线介绍
下一节:AXI接口时序解读AXI总线概述Xilinx软件官方axi协议有以下三种:AXI4:是面向高性能传输且带有存储地址映射的,最大允许256次数据突发传输。AXI4-Lite:轻量级的地址映射传输。AXI4-Stream:无地址映射,允许无限制数据突发传输。AXI4总线关键信号解释1.写地址通道信号(代表写地址控制信号等)AWID:写地址IDAWADDR:写地址,一次突发传输的起始地址AWLE
北纬二六
·
2024-03-11 22:10
AXI协议学习
fpga开发
FPGA
_AXI4总线
转至https://blog.csdn.net/yake827/article/details/41485005(一)AXI总线是什么?AXI是ARM1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0,发布于2003年。当前的最新的版本发布于2010年。AXI4:主要面向高性能地址映射通信的需求;AXI4-Lite:是一个简单地吞吐量地址映射性通信总线;AX
neufeifatonju
·
2024-03-11 22:09
FPGA
AXI4
如何成为
fpga
工程师
FPGA
的应用领域非常的广,尤其再人工智能,大数据,云计算等等方向非常吃香。
宸极FPGA_IC
·
2024-03-09 04:29
fpga开发
fpga
硬件工程
嵌入式硬件
【EDA概述】
文章目录前言一、EAD技术的发展二、
FPGA
和CPLD有什么区别三、
FPGA
应用?
Winner1300
·
2024-03-06 18:42
EDA
fpga开发
Go
开发技术
示例:构建一个简单的Web服务器
Go
开发技术
示例:构建一个简单的Web服务器Go语言,也被称为Golang,自2009年诞生以来,已经发展成为一种强大且高效的系统编程语言。它适用于多种应用场景,包括Web开发、云计算、分布式系统等。
·
2024-03-02 05:51
goweb
#
FPGA
(基础知识)
1.IDE:QuartusII2.设备:CycloneIIEP2C8Q208C8N3.实验:正点原子-verilog基础知识4.时序图:5.步骤6.代码:
GrassFishStudio
·
2024-03-01 15:28
fpga开发
可视化大屏前端开发:GIS
开发技术
栈
GIS前端
开发技术
栈通常包括以下几个方面:前端框架:GIS前端开发通常使用Vue、React或Angular等前端框架来构建应
千汇数据的老司机
·
2024-02-20 23:47
GIS开发技术
前端
可视化
xilinx
FPGA
除法器IP核(divider)的使用 vivado 2019.1
参考:xilinx
FPGA
除法器ip核(divider)的使用(VHDL&Vivado)_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型,跟ISE
小 阿 飞
·
2024-02-20 21:31
fpga开发
除法器 c语言 模拟,用Vivado-HLS实现低latency除法器
XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范,算法转成RegisterTransferLevel(RTL)实现,可综合到Xilinx
FPGA
小小羊羊羊
·
2024-02-20 21:00
除法器
c语言
模拟
xilinx
FPGA
乘法器 除法器 开方 IP核的使用(VHDL&ISE)
目录一、乘法器ip核1.新建工程之后建一个ip核文件:2.配置ip核:3.编写顶层文件或者激励文件:第一种情况:这个是加了ce的第二种情况:这个是加了ce和sclr的第三种情况:这个是不加使能的乘法器的正确使用:第二天的新进展:最高位是1结果之所以出问题,是因为设置的时候我忘了改了,那个输入的类型默认是signed,即有符号位,大家一定要看清楚哟,按照自己需求,看是否设置最高位为有符号位二、除法器
坚持每天写程序
·
2024-02-20 21:30
xilinx
fpga
ip核使用例程(VHDL)
FPGA
VHDL
ISE
fpga开发
数字信号处理基础----xilinx除法器IP使用
但在一些特殊情况下,希望采用乘除法,这时候在
FPGA
当中就需要专用的IP了。乘除法在
FPGA
当中实现起来是比较困难的一件事情。
black_pigeon
·
2024-02-20 21:27
FPGA数字信号处理
数字信号处理基础
补码
基于SSM的学生选课系统设计
基于SSM的学生选课系统设计
开发技术
SSM开发工具Eclipse+MYSQL+JDK8+tocmat8技术交流Q405425197摘要随着Internet的普及,越来越多的学校建立了自己的Web网站,其学生选课系统统是构成学生网站的一个重要组成部分
qq405425197
·
2024-02-20 21:50
java-SSM
java
ssm
Orillusion感谢谷歌GDG DevFest开发者大会2023(北京)的推荐
谷歌开发者社区(GoogleDeveloperGroups)是谷歌开发者部门发起的全球项目,是面向对Google和开源技术、开放技术感兴趣的开发者社区,由对谷歌
开发技术
感兴趣的开发者们主导。
·
2024-02-20 21:41
前端
Orillusion感谢谷歌GDG DevFest开发者大会2023(北京)的推荐
谷歌开发者社区(GoogleDeveloperGroups)是谷歌开发者部门发起的全球项目,是面向对Google和开源技术、开放技术感兴趣的开发者社区,由对谷歌
开发技术
感兴趣的开发者们主导。
·
2024-02-20 21:40
前端
Amazon Q | 融会贯通的 AI 开发助手来了!
亚马逊云科技开发者社区为开发者们提供全球的
开发技术
资源。这里有技术文档、开发案例、技术专栏、培训视频、活动与竞赛等。
·
2024-02-20 15:56
人工智能aigc
re:Invent 2023 开发者指南来了!@开发者们,Let's 构!
亚马逊云科技开发者社区为开发者们提供全球的
开发技术
资源。这里有技术文档、开发案例、技术专栏、培训视频、活动与竞赛等。帮助中国开发者对接世界最前沿技
·
2024-02-20 15:55
基于
FPGA
的I2C接口控制器(包含单字节和多字节读写)
1、概括 前文对IIC的时序做了详细的讲解,还有不懂的可以获取TI的IIC数据手册查看原理。通过手册需要知道的是IIC读、写数据都是以字节为单位,每次操作后接收方都需要进行应答。主机向从机写入数据后,从机接收数据,需要把总线拉低来告知主机,前面发送的数据已经被接收。主机在读取从机数据后,如果还需要继续读取数据,就要对从机做出应答,否则不应答。 另一个需要注意的是数据在时钟的低电平中间进行赋值,
电路_fpga
·
2024-02-20 12:51
FPGA
FPGA基础模块
fpga开发
【
FPGA
开发】HDMI通信协议解析及
FPGA
实现
本篇文章包含的内容一、HDMI简介1.1HDMI引脚解析1.2HDMI工作原理1.3DVI编码1.4TMDS编码二、并串转换、单端差分转换原语2.1原语简介2.2原语:IO端口组件2.3IOB输入输出缓冲区2.4并转串原语`OSERDESE2`2.4.1`OSERDESE2`工作原理2.4.2`OSERDESE2`级联示意图2.4.3`OSERDESE2`工作时序图2.4.4`OSERDESE2`
Include everything
·
2024-02-20 12:51
FPGA开发
fpga开发
FPGA
时钟资源与设计方法——IO延迟约束(Vivado)
只能分析内部的时序信息,对于外部的时序信息Vivado无法提供,在设计中要精确建模外部时序信息,必须为输入和输出端口提供输入输出延迟信息,而I/O延迟约束就是告知XilinxVivado集成设计环境(IDE)
FPGA
CWNULT
·
2024-02-20 12:19
fpga开发
Xilinx(AMD) 7系列
FPGA
配置引脚说明
xilinx7系列
FPGA
配置引脚下表详细描述了xilinx7系列
FPGA
所有配置引脚及其功能。
CWNULT
·
2024-02-20 12:19
加载配置篇
fpga开发
【
FPGA
】高云
FPGA
之数字钟实验->HC595驱动数码管
高云
FPGA
之IP核的使用1、设计定义2、设计输入2.1数码管译码显示2.274HC595驱动2.3主模块设计3、分析和综合4、功能仿真6.1hex8模块仿真6.2HC595模块5、布局布线6、时序仿真
凉开水白菜
·
2024-02-20 12:18
FPGA
fpga开发
高云
嵌入式 系统 开发 - 第一件事 “搭开发环境”
无论是对DSP,
FPGA
,或其他可编程芯片开发都要“搭开发环境”:懒得写太多字,画个图来扯淡吧!看看实际怎么搞的:)这张照片仅仅是老哥自己的一个DSP开发实际连结的搞法儿啊,上面的图是一个通用说明。
FOOLCODE
·
2024-02-20 12:42
DSP
数字信号处理芯片应用
FPGA
现场可编程门阵列芯片应用
fpga开发
FPGA
时钟资源与设计方法——时钟抖动(jitter)、时钟偏斜(skew)概念讲解
目录1时钟抖动(clockjitter)2时钟偏斜(clockskew)1时钟抖动(clockjitter)时钟抖动(Jitter):时钟抖动指的是时钟周期的不稳定性,即:时钟周期随着时间发生变化。时钟抖动是由于晶振本身稳定性导致的,跟晶振本身的工艺有关,所以在设计中无法避免它能带来的影响,通常只能在设计中留有一定的余量。2时钟偏斜(clockskew)时钟偏斜(skew):时钟偏斜指电路中源时钟
CWNULT
·
2024-02-20 12:40
fpga开发
探索【注解】、【反射】、【动态代理】,深入掌握高级 Java
开发技术
文章目录Java注解1.注解基础2.注解原理反射1.Class对象的获取1.基础公共类1.1.Object=>getClass()1.2.类名.class的方式1.3.Class.forName()2.获取类的成员变量3.获取成员方法并调用4.反射优缺点代理1.结构2.静态代理2.1.案例1-计算前后校验2.1.1.创建接口2.1.2.创建实现类2.1.2.创建代理类2.1.3.将代理对象交给Sp
花开十里落叶无情
·
2024-02-20 11:21
springboot
spring
boot
flutter了解
Flutter技术出现的背景当前领域移动
开发技术
大概可以分为两种:原生开发跨平台技术而跨平台技术又可以分为以下几种:H5+原生(Cordova、Ionic、微信小程序)JavaScript开发+原生渲染
·
2024-02-20 09:45
flutter
积加ERP:实现电商平台、CRM和客服系统的高效集成
无缝连接:积加ERP与多元电商平台的集成积加ERP利用其突破性的无代码
开发技术
,与亚马逊、沃尔玛等电商巨头实现了无缝连接。
集简云-软件连接神器
·
2024-02-20 09:52
集成
无代码
低代码开发
自动化
VPX信号处理卡设计原理图:9-基于DSP TMS320C6678+
FPGA
XC7V690T的6U VPX信号处理卡 信号处理 无线电通信
板卡采用一片TIDSPTMS320C6678和一片Xilinx公司Virtex7系列的
FPGA
XC7V690T-2FFG1761I作为主处理器,Xilinx的AritexXC7A200T作为辅助处理器。
hexiaoyan827
·
2024-02-20 08:53
fpga开发
VPX信号处理卡
信号处理
无线电通信领域
固态硬盘存储
Python招聘信息爬虫+数据分析+可视化系统+薪资预测+岗位推荐(大数据项目)计算机毕业设计 源码下载
boss直聘招聘信息爬虫+数据分析+可视化系统+薪资预测+岗位推荐(大数据项目)计算机毕业设计源码下载一、
开发技术
pycharm、MySQL数据库/sqlite3数据库、Python3.x版本、Flask
计算机毕业设计指导
·
2024-02-20 06:39
CPU,GPU,ASIC和
FPGA
简介
在这个数字时代,了解CPU、GPU、ASIC和
FPGA
之间的区别对于优化整体性能至关重要。
audrey-luo
·
2024-02-20 05:17
服务器
DPU技术的进步:赋予未来创新力量
随着云计算和虚拟化技术的发展,网卡在功能和硬件结构方面也经历了四个阶段,即网卡、智能网卡、基于
FPGA
的DPU和DPUSoC网卡。
audrey-luo
·
2024-02-20 05:47
人工智能
网络
服务器
运维
AIGC
Android优质技术资源合集二
精选技术日/周报Android
开发技术
周报Android博客周刊移动开发前线AndroidWeekly平安金融科技移动开发周报干货集中营Android周报App开发日报ANDROIDDEVDIGEST精选技术资讯极客头条掘金开发者头条推酷干货集中营精选技术视频
hahaoop
·
2024-02-20 03:19
低代码开发:改变企业办公模式的创新之道
低代码开发的定义及发展背景低代码开发(Low-CodeDevelopment)是一种先进的应用程序
开发技术
,它通过图形化界面和少量的编码来实现应用程序的开发。这种技术将复杂的
快乐非自愿
·
2024-02-20 02:59
低代码
阿里Java技术面试题,我就服这一文!
阿里面试题目目录技术一面(基础面试题目)技术二面(技术深度、技术原理)项目实战(项目模拟面试)JAVA
开发技术
常问的问题阿里必会知识阿里面试范畴面试总结文章福利(答案获取)一:阿里技术一面(基础掌握牢固
Java架构007
·
2024-02-20 01:24
FPGA
芯片定义及结构分析
点击蓝字关注我们关注、星标公众号,精彩内容每日送达来源:网络素材ai芯片技术架构有哪些?AI芯片的技术架构可以根据其设计方式和特点进行分类。以下是几种常见的AI芯片技术架构:GPU(图形处理器)架构:GPU最初是用于图形渲染和游戏处理的,但由于其高度并行的特性,逐渐被应用于深度学习计算。GPU架构采用多个计算单元(CUDA核心)进行并行计算,能够高效地执行浮点运算和矩阵计算。NVIDIA的Tens
Hack电子
·
2024-02-20 00:43
人工智能
架构
fpga开发
Qt实用技巧:QCustomPlot做北斗GPS显示绝对位置运动轨迹和相对位置运动轨迹图的时,使图按照输入点顺序连曲线
若该文为原创文章,转载请注明原文出处本文章博客地址:https://hpzwl.blog.csdn.net/article/details/136131310红胖子网络科技博文大全:
开发技术
集合(包含Qt
长沙红胖子Qt软件开发
·
2024-02-20 00:50
北斗轨迹图
GPS轨迹图
绝对位置相对位置轨迹图
Qt
手把手教你实现pynq-z2条形码识别
我是雪天鱼,一名
FPGA
爱好者,研究方向是
FPGA
架构探索和SOC设计。关注公众号【集成电路设计教程】,拉你进“IC设计交流群”。
雪天鱼
·
2024-02-19 23:55
springboot医疗管理系统毕业设计源码015221
目录摘要1绪论1.1项目设计背景1.2项目设计意义1.3医疗管理系统设计目标1.4系统
开发技术
的特色41.5论文结构与章节安排42医疗管理系统分析52.1可行性分析52.2系统流程分析62.2.1数据增加流程
FYKJ_2010
·
2024-02-19 22:25
java
mysql
vue.js
html
css
【经验】STM32的一些细节
我的设计本意是:使用定时器T3以100us的周期来定时发送命令给
FPGA
。由于编码器出结果的最长时间为51us。因此,希望PWM中断要滞后于T3约60us。
梓德原
·
2024-02-19 20:50
fpga开发
单片机
stm32
物联网
嵌入式硬件
FPGA
中一些基本概念原理的区分
一、wire型变量与reg变量在Verilog中,wire和reg是两种不同类型的变量,它们有着不同的特性和用途1.1wire变量wire变量用于连接模块中的输入、输出以及内部信号线。它主要用于表示连续赋值的逻辑连接,类似于硬件电路中的导线。wire变量不能在always块或initial块中赋值,它们只能通过连续赋值“assign”语句连接到其他信号,1.2reg变量它主要用于表示时序逻辑中的寄
长安er
·
2024-02-19 19:37
fpga开发
AMD
FPGA
设计优化宝典笔记(5)低频全局复位与高扇出
亚军老师的这本书《AMD
FPGA
设计优化宝典》,他主要讲了两个东西:第一个东西是代码的良好风格;第二个是设计收敛等的本质。
徐丹FPGA之路
·
2024-02-19 19:36
FPGA
fpga开发
笔记
平时积累的
FPGA
知识点(11)
平时在
FPGA
群聊等积累的
FPGA
知识点,第11期:51可以把dcp文件封装到自己ip里吗?解释:不可以52fifo的异步复位要做异步复位同步释放吗?
徐丹FPGA之路
·
2024-02-19 19:06
FPGA
fpga开发
笔记
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他