MIPI D-PHYv2.5笔记（1） -- DPHY概览

        D-PHY是一个源同步的、高速、低功耗和低成本的PHY，特别适合移动应用领域。D-PHY主要是用作摄像头和显示屏和主处理器的数据通信，但也能用于多种其他类型应用场景。

D-PHY功能概要

        D-PHY提供了Master和Slave之间的同步连接功能。实际场景中的PHY配置，由一个时钟信号和1个或多个数据信号组成。时钟信号是单向的（Unidirectional），源头在Master侧，终点在Slave侧。数据信号可以是单向的，也可以是双向的（Bi-directional），根据实际选择而定。对于半双工操作，反向（Reverse Direction）带宽是正向（Forward Direction）带宽的1/4。链路的通信方向是通过传递Token的方式来控制的。

        链路（Link）包含了一个用于快速数据传输的高速（High-Speed，HS）信号模式和一个用于控制目的的低功耗（Low-Power, LP）信号模式。

        可选的Low-Power Escape Mode可以用来做低速异步数据通信。高速数据通信以burst方式发生，可以传输任意长度的payload数据。

        可选的Alternate Low-Power信号模式允许使用同样用在高速数据通信的机制，来完成所有的Control Mode和Escape Mode的所有信号。PHY的实现上要支持Low-Power信号模式，可以选择支持Alternate Low-Power模式。Alternate Low-Power模式对于有长距离通道的IoT应用来说很适合，可以替代Low-Power模式。PHY的实现上可以额外增加动态切换Alternate Low-Power和Low-Power的功能。

        PHY的每个Data Lane使用了两条信号线，Clock Lane使用了两条信号线。最小的PHY配置包含4条信号线。

        HS模式中实际最大可达到的bit rate由发送器、接收器的性能和互联部分的硬件实现所决定。因此规范没有指定最大的bit rate。规范主要定义的数据速率的方案是每Lane不带去偏斜（deskew）校准的80-1500Mbps、带deskew校准的最大到2500Mbps以及带有均衡的4500Mpbs。

        关于均衡（equalization）的概念，可以参考这里

Wireline关键技术之均衡（Equalization）Wireline关键技术之均衡（Equalization）http://www.360doc.com/content/17/0624/11/18252487_666136584.shtml        另外，如果实现了反向高速数据传输，由于D-PHY的不对称性，这个速率相比于正向通信来说要低上不少。产品的数据手册中要包含这些信息。 如果实现了ALP模式，则正向通信的最小数据速率是4Mbps，反向上是1Mbps。如果实现方案支持大于1500Mbps的数据速率，也要支持deskew能力。当PHY的实现方案支持大于2500Mbps的数据速率时，也要支持均衡（equalization），并且展频时钟（Spread Spectrum Clocking）特性要存在。