Error (12153): Can‘t elaborate top-level user hierarchy

quartus在综合的时候出现了这个错误提示。
找到对应的代码:
在这里插入图片描述
从敏感列表上来看,该always块内的寄存器是异步复位,那么在综合的时候,寄存器的复位端必须只能接复位信号,而代码中却接了复位信号以外的同步信号。
修改方法:
1、改成同步

always@(posedge clk) begin
	if(!rst_n || first_tu_flag) begin
		...
	end

2、规范写法

always@(posedge clk or negedge rst_n) begin
	if(!rst_n) begin
		...
	end
	else if(first_tu_flag) begin
		...
	end

你可能感兴趣的:(quartus,fpga,verilog)