HDLBits Bcdadd100

该题是根据已经写好的十进制加法器(BCD one-digit adder)module来构建100位十进制加法器

BCD one-digit adder如下

module bcd_fadd {
    input [3:0] a,
    input [3:0] b,
    input     cin,
    output   cout,
    output [3:0] sum );

分析

  1. 显然可以根据二进制的100位加法器的思路,先进行初始化,但是此时我们无法使用简单的寄存器操作来实现功能,我们需要使用新的语法generate
  2. generate解析
    generate是对parameter,module,assign,always等进行复制的操作,同时在内可以用genvar进行正整数的定义,供给循环使用,同时主要有三种类型
    (1)generate_for
    (2)generate_if
    (3)generate_case
    主要使用的是generate_for进行模块的复制

题解如下

module top_module( 
    input [399:0] a, b,
    input cin,
    output cout,
    output [399:0] sum );
    
    //----------------wire-------------------------
    wire [399:0] cout_;
    //----------------initial----------------------
    bcd_fadd u_fadd(a[3:0],b[3:0],

你可能感兴趣的:(Verilog题解,verilog)