verilog中的除法运算/

先来看定义为常量的除法
当除数不为整数时,看其运算结果。
1.testbench
verilog中的除法运算/_第1张图片
2.仿真结果
可见,7/2=3.5,实际输出为整数3.
div = 1
verilog中的除法运算/_第2张图片
再看变量的除法
verilog中的除法运算/_第3张图片
在这里插入图片描述
100/4=25
25/3=8
小数部位省略

你可能感兴趣的:(verilog)