项目经验总结

一个项目算是告于段落，其中硬件学到了不少知识，软件调试也取得了很大进展。现在把硬件的一些经验总结一下。

 

1. 芯片电源接入之前，最好放一个磁珠。

2. 电源打孔时，应该多打几个孔，同时孔不要太小。

3. 重要的芯片或者接插件，布局好之后，右击lock锁定。

4. 主控芯片的电容，最好在其背面。

5. Top和Bottom之间的连线，不要平行。

6. 打孔最好选定区域，否则中间层走线会很麻烦。

7. 最好加入泪滴。

8. 重要信号线用地保护。

9. 主层（放置主控芯片）下面层最好是GND层，这样能够防止干扰。

10. 封装一定要容易分清引脚位置。

11. 走线间距最好不小于0.1。

12. 铺铜间距最好不小于0.2（0.15）。

13. 可以适当忽略DRC规则检查。

14. 打孔0201也可以。

15. 出GERBER文件要简单明了。

16. FPGA和CPLD的I2C和RX、TX可以不用专门的引脚，可以用普通IO口模拟。

17. 写Verilog之后，先Modelsim仿真，然后再观察RTL图，直至无误再下载到实际板子测试。