1、D:\Xilinx\13.3\ISE_DS\ISE\verilog\mti_se\6.5e\nt\simprims_ver
用于布局布线后仿真
2、D:\Xilinx\13.3\ISE_DS\ISE\verilog\mti_se\6.5e\nt\xilinxcorelib_ver
用于编译仿真有IP核的程序
3、D:\Xilinx\13.3\ISE_DS\ISE\verilog\mti_se\6.5e\nt\unisims_ver
用于功能仿真(行为仿真),用于XST综合后生成的综合后mode