TTL电平 VS CMOS电平 2010-11-24

TTL：晶体管-晶体管逻辑（Transistor-Transistor Logic）

（1）         TTL高电平3.6－5V，低电平0－2.4V

CMOS电平Vcc可达到12V，CMOS电路输出高电平约为0.9Vcc，输出低电平约为0.1Vcc

（2）         TTL电路不使用的输入端悬空为高电平

CMOS电路不使用的输入端不能悬空，会造成逻辑混乱

CMOS集成电路电源电压可以在较大范围内变化，因而对电源的要求不像TTL集成电路那样严格

（3）         TTL电平是5V，CMOS电平一般是12V。因为TTL电路电源电压是5V，CMOS电路电源电压一般是12V。5V的电平不能触发CMOS电路，12V的电平会损坏TTL电路。

（4）         TTL电平标准：

输出L: < 0.8V; H: > 2.4V

输入 L: < 1.2V; H: > 2.0V

CMOS电平标准：

输出 L: < 0.1*Vcc; H: > 0.9*Vcc

输入 L: < 0.3*Vcc; H: > 0.7*Vcc