FPGA设计

工作的一些注意点：

1.代码风格要很注意，注释要清楚，整体结构要清楚，命名一定要有意义。

2.verilog代码要清楚意义，去掉软件思想，要有并发执行的概念。

3.（1）chipscope调试将所有相关的信号引出去：有IOBUF不能加，BUFG 也不能加，否则在布线的时候，不能布线成功。

   （2）布线的时候有的信号可能被优化掉，所以可以用一个寄存器去拍一拍，然后将其位或输出到一个测试管脚。