数字电路笔试题目2
52
、用D触发器做个二分频的电路.又问什么是状态图。（华为）
53
、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试）
54
、怎样用D触发器、与或非门组成二分频电路？（东信笔试）
直接D触发器Q反相输出接到数据输入
55
、How many flip-flop circuits are needed to divide by 16? (Intel) 16分频？
4
56
、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出
carryout
和next-stage.（未知）
57
、用D触发器做个4进制的计数。（华为）
58
、实现N位Johnson Counter,N=5。（南山之桥）
59
、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？（仕兰
微电子）
60
、数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知）
61
、BLOCKING NONBLOCKING赋值的区别。（南山之桥）
非阻塞赋值：块内的赋值语句同时赋值，一般用在时序电路描述中
阻塞赋值：完成该赋值语句后才能做下一句的操作，一般用在组合逻辑描述中
62
、写异步D触发器的verilog module。（扬智电子笔试）
module dff8(clk , reset, d, q);
input clk;
input reset;
input [7:0] d;
output [7:0] q;
reg [7:0] q;
always @ (posedge clk or posedge reset)
if(reset)
q <= 0;
else
q <= d;
endmodule
63
、用D触发器实现2倍分频的Verilog描述？ （汉王笔试）
module divide2( clk , clk_o, reset);
input clk , reset;
output clk_o;
wire in;
reg out ;
always @ ( posedge clk or posedge reset)
if ( reset)
out <= 0;
else
out <= in;
assign in = ~out;
assign clk_o = out;
endmodule
64
、可编程逻辑器件在现代电子设计中越来越重要，请问：a)你所知道的可编程逻辑器
件有哪些？b)试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。（汉王笔试）
PAL
，GAL，PLD，CPLD，FPGA。
module dff8(clk , reset, d, q);
input clk;
input reset;
input[7:0] d;
output[7:0] q;
reg[7:0] q;
always @ (posedge clk or posedge reset)//
异步复位，高电平有效
if(reset)
q <= 0;
else
q <= d;
endmodule
65
、请用HDL描述四位的全加法器、5分频电路。（仕兰微电子）
66
、用VERILOG或VHDL写一段代码，实现10进制计数器。（未知）
67
、用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知）
68
、一个状态机的题目用verilog实现（不过这个状态机画的实在比较差，很容易误解
的）。（威盛VIA 2003.11.06上海笔试试题）
69
、描述一个交通信号灯的设计。（仕兰微电子）
70
、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。（扬智电子笔试）
71
、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱
数。 （1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计
的要求。（未知）
72
、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：（1）
画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求；（3）设计
工程中可使用的工具及设计大致过程。（未知）
73
、画出可以检测10010串的状态图,并verilog实现之。（威盛）
74
、用FSM实现101101的序列检测模块。（南山之桥）
a
为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0。
例如a：0001100110110100100110
b
：0000000000100100000000
请画出state machine；请用RTL描述其state machine。（未知）
75
、用verilog/vddl检测stream中的特定字符串（分状态用状态机写）。（飞利浦－大唐
笔试）
76
、用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)。（飞利浦－大唐笔试）
reg[N-1:0] memory[0:M
－1];定义FIFO为N位字长容量M
八个always模块实现，两个用于读写FIFO，两个用于产生头地址head和尾地址tail，一个产生counter计数，剩下三个根据counter的值产生空，满，半满信号产生空，满，半满信号
77
、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx，其中，x
为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数。电源电压为3~5v假
设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。（仕兰微
电子）
78
、sram，flash memory，及dram的区别？（新太硬件面试）
sram
：静态随机存储器，存取速度快，但容量小，掉电后数据会丢失，不像DRAM需要不停的REFRESH，制造成本较高，通常用来作为快取(CACHE)记忆体使用
flash
：闪存，存取速度慢，容量大，掉电后数据不会丢失
dram
：动态随机存储器，必须不断的重新的加强(REFRESHED)电位差量，否则电位差将降低至无法有足够的能量表现每一个记忆单位处于何种状态。价格比sram便宜，但访问速度较慢，耗电量较大，常用作计算机的内存使用。
79
、给出单管DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9
－14b)，问你有什么办法提高refresh time，总共有5个问题，记不起来了。（降低温
度，增大电容存储容量）（Infineon笔试）
80
、Please draw schematic of a common SRAM cell with 6 transistors,point out
which nodes can store data and which node is word line control?
（威盛笔试题
circuit design-beijing-03.11.09
）
81
、名词:sram,ssram,sdram
名词IRQ,BIOS,USB,VHDL,SDR
IRQ: Interrupt ReQuest
BIOS: Basic Input Output System
USB: Universal Serial Bus
VHDL: VHIC Hardware Description Language
SDR: Single Data Rate
压控振荡器的英文缩写(VCO)。
动态随机存储器的英文缩写(DRAM)。
名词解释，比如PCI、ECC、DDR、interrupt、pipeline、
IRQ,BIOS,USB,VHDL,VLSI VCO(
压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(离散
傅立叶变换)或者是中文的，比如：a.量化误差 b.直方图 c.白平衡
PCI
：Peripheral Component Interconnect（PCI），
DDR
：DoubleDataRate
ECC
：Error Checking and Correcting
扬智电子笔试
第一题：用mos管搭出一个二输入与非门。
第二题：集成电路前段设计流程，写出相关的工具。
第三题：名词IRQ,BIOS,USB,VHDL,SDR
第四题：unix命令cp -r, rm,uname
第五题：用波形表示D触发器的功能
第六题：写异步D触发器的verilog module
第七题：What is PC Chipset?
第八题：用传输门和倒向器搭一个边沿触发器
第九题：画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。
华为面题
(
硬件)
全都是几本模电数电信号单片机题目
1.
用与非门等设计全加法器
2.
给出两个门电路让你分析异同
3.
名词:sram,ssram,sdram