在quartus 和 ISE 里直接调用modelsim的方法

在quartus 和 ISE 里直接调用modelsim的方法


在这个论坛中我学到了很多东西，所以总结点东西做为回报。


大家是不是被modelsim折磨的死去活来呢？是不是觉得在没有人指点下，学习modelsim就象是黑暗中摸索，everyting is black!.如果我们能直接在quartus中调用modelsim那么我们就可以直接得到我们的仿真波形，不用在modelsim 中建立工程，加入文件，编译，加载波形，运行等等烦琐的工序，而且后仿的时候还经常会出现找不到库的情况，这对出学者来说更是郁闷的要死。直接调用可以进行rtl级仿真和门级仿真。一个前仿一个后仿。因此为了方便大家我特意研究了一下如何实现直接调用。以下是结论。


在ISE环境中。


1，edit->preferences:ise General->Intergrated tools


 
      设置：Model Tech Simulator:        C:\\Modeltech_6.0\\win32\\modelsim.exe（看你装在哪里了）


2，在 Sources in Project窗口里的 器件名称上单击左键。然后双击：Compile HDL Simulation Library


3,建立testbench。方法：Project->new source.  vhdl 是：VHDL module   verilog hdl 是：verilog  test fixture.


4,单击testbench 文件,就可以看到下面框框里的四个仿真级别。双击分别进行仿真。


5。用眼睛看modelsim 出来的波形。


在Quartus 中。


1，我的电脑->属性->高级->环境变量.


在系统变量里增加：QUARTUS_INIT_PATH


 C:\\Modeltech_6.0\\win32  （看你装在哪里了）


2，Assignments->settings->ead tool setting:Simulation:


 tool name:modelsim(verilog)(我用的是这个，用啥选啥）


别的能填的就填一下。但是下边的两个按纽还是要设置的，因为要指定test bench文件才能仿真的。所以先写好testbench。然后把路径设置好。那两个按纽一个是前仿真，一个是后仿真。不知道写testbench大家会不?就是:process->start->start testbench template writer


然后把生成的文件打开,改一改就行了。在哪里打开?看屏幕下面的提示啊。


3。现在就可以进行仿真了。


 tools -> eda simulation tool->run RTL simulaiton...前仿


 tools -> eda simulation tool->run Gate Level simulaiton 后仿。


4。用眼睛看波形。


补充一下：


在ISE环境中，选中某个仿真（Behavioral或者Post fit等等）单机Process－ Properties－可以设置仿真的时间、vism vlog vcom参数或者指定DO file。


Quartus6就更方便了。


在tools－>options－>EDA Tool Options里面设置modelsim synplify之类的路径。

然后按照楼主的方法设置assignment settings 就ok了。

----------------------------------------------------------

转自：http://blog.sina.com.cn/s/blog_697e8abb0100muog.html