初学VHDL的一点心得。。。。

1、在时序电路系统中，主时钟是电路各组成部件的唯一动力，也就是说在主时钟
的驱动下，各电路部件才运行起来。
2、在VHDL程序中，各条语句是同时执行的，这一点不同于微处理器，微处理器是
顺序执行的。
3、一个信号量只能在一个进程中被改变，而在其他进程中只能被引用。这一点也
不同于微处理器。
4、在一个进程中，不能同时对时钟的上升沿和下降沿进行处理，而应该分成两 进
程处理。
5、有流水线处理时，要有一个全局信号量，该信号量是为下一级处理提供执行条
件。
6、进程中variable赋值是顺序的，signal赋值是并发的。一个process 内的语句是顺序执行的，各个PROCESS之间是并行的BLOCK内外皆并行 。（me认为对）
这是我初学VHDL的心得，不知对否请指正，还有就是学东西应拿个实际应用的例子来学，进度很快的，VHDL我只学了一个星期，也有点感觉了，好了，让我们共同进步吧！