AIX性能调整——当前的机器指令

如果未出现 TLB 或高速缓存未命中的情况，绝大多数机器指令都能在单个处理器周期内执行。 相比之下，如果程序迅速转换到该程序的不同区域且访问大量不同区域中的数据，就会产生较高的 TLB 和高速缓存未命中率，执行每条指令使用的平均处理器周期数（CPI）可能大于 1。这种程序被认为有较差的局域性引用能力。它也许在使用必需的最少指令数来做这个工作，但是要消耗大量不必要的周期数。部分是因为指令数和周期数之间相关性较弱，检查程序列表来计算路径长度不会再直接产生一个时间值。由于较短的路径通常比较长的路径快，所以速率根据路径长度率的不同而明显不同。 编译器用完善的方法重新安排代码从而将程序执行所需的周期数降到最小。追求最佳性能的程序员必须首先致力于确保编译器具有有效优化代码所需的全部信息，而不是试图事后批评编译器的优化技术（请参阅『预处理器和编译器的有效使用』）。优化有效性的实际衡量标准是可信工作负载的性能。