一步步学习zynq软硬件协同开发(AX7010/20)【FPGA篇】:FPGA控制流水灯及verilog基本语法学习
一、实验环境及目的板卡:AX7010Vivado版本:2017.1开发机:I74.2GHZ8GBWIN10_X64参考文档:《ALINX黑金ZYNQ7000开发平台配套教程》实验目的:掌握ZYNQPL端的开发流程,熟悉verilog的基本语法。其实黑金给出了一个例子就是1S翻转一次四个LED等,这里我想通过控制一组LED灯的不同输出效果来学习verilog及fpga,所以需要做一些修改,虽然有不少