1.volatile是轻量级锁：只能修饰在变量上，使得cpu每次对于该变量的修改和读取都从内存中操作，而不是从CPUcache中操作，保证共享变量对所有线程的可见性，但是并不能保证原子性2.synchronized

它是一套高性能解决方案，包含三个部分：1.ECS：ECS是一种有别于面向对象的编程模式，是面向CPUCache友好的编程模式。要求代码都要按照实体+组件+系统的框架构建。

因此，现代计算机仅在CPUcache使用SRAM，内存则使用DRAM。计算机可以通过将内存（慢）中的数据缓存到CPUcache（快）中获取极大的性能提升。

java语言提供了一种稍弱的同步机制，Volatile可以看做是轻量级的Synchronized，即volatile变量，用来将变量的更新操作通知到其他线程，JVM保证了每次读变量都从内存中读，跳过CPUcache

article/details/96571818CPU的缓存一致性协议MESI在多核CPU中，内存中的数据会在多个核心中存在数据副本，某一个核心发生修改操作，就产生了数据不一致的问题，而一致性协议正是用于保证多个CPUcache

最具代表性的就是MSIE协议，MSIE代表的是Cache存在的四种状态：I=>Invalidate，代表当前cpucache-line数据对应的内存源数据已经被其他cpu修改，当前cp

CPUCache通常分为三级缓存：L1Cache、L2Cache、L3Cache，级别越低的离CPU核心越近，访问速度也快，但是存储容量相对就会越小。

CPUcache模型CPU的处理速度和内存的访问速度差距太大，于是在CPU和主存之间增加了缓存。CPUcache模型如图：Cache的出现解决直接访问内存效率低下。

CPUCache缓存的是内存数据，用于解决CPU处理速度和内存不匹配的问题。CPUCache的工作方式：先复制一份

昨天项目太忙了，没有按时更新，惭愧惭愧，年前这一段时间都会比较忙，可能会拖更，我尽量按时更新文章目录一、CPUCache写回内存二、何为CPU缓存一致性问题？三、怎么解决缓存一致性问题？

那么，CPUCache的结构是怎样的，背后隐含着哪些设计思想，CPUCache和内存数

文章目录引语CPUCacheCacheLineCacheSet内存地址内存地址的组成部分各部分中的位数计算CPUCache的映射方式直接映射组选择行匹配字抽取图解优缺点组相联组选择行匹配字抽取图解优缺点全相联组选择行匹配字抽取图解优缺点引语笔者是在学习可见性和

一、CPUCache的数据写入随着时间的推移，CPU和内存的访问性能相差越来越⼤，于是就在CPU内部嵌⼊了CPUCache（⾼速缓存），CPUCache离CPU核⼼相当近，因此它的访问速度是很快的，于是它充当了

局部性原理使用实例3.高速缓存3.1引入Cache的原因3.2Cache的管理策略3.2.1访问方式3.2.2直接映射Cache策略3.2.3直接映射Cache数据结构3.2.4CPU访问内存步骤3.3CPUCache

cup缓存CPU缓存(CPUCache)的目的是为了提高访问内存(RAM)的效率，这虽然已经涉及到硬件的领域，但它仍然与我们息息相关，了解了它的一些原理，能让我们写出更高效的程序，另外在多线程程序中，一些不可思议的问题也与缓存有关

基础存储金字塔CPU寄存器CPUCache：三级Cache分别是L1、L2、L3，L1最快，L3最慢内存硬盘等辅助存储设备鼠标等外接设备从上至下的访问速度越来越慢，访问时间越来越长。

在CPUcache的影响下，一个CPU执行了某个指令，不会立即被其它CPU看见。利用C++的atomic能完成对象的原子的读、写以及RMW（read-

在CPUcache的影响

经常会看到内存屏障，但是对于其基本原理似懂非懂，也对于内存屏障是如何保障多个CPU之间的数据可见性保持好奇，网上的博客基本上只是停留于表面，导致我产生了几个误区：1.CPU之间内存数据可见性问题是由于cpucache

2-1CPU多级缓存2eqw.png为什么需要CPUcache:CPU频率太快了，快到主存跟不上了，这样在处理器时钟周期内，CPU常常需要等待主存，浪费资源。

Cache为伪共享因为多个线程同时读写同⼀个CacheLine的不同变量时，而导致CPUCache失效的现象称为伪共享。避免伪共享的方法将b的地址设置为CacheLine对齐地址二、C

目录操作系统一、硬件结构历史是怎么发展程序是怎么执行存储器CPUCache如何写出让CPU跑得更快的代码？如何提升数据缓存的命中率？如果提升多核CPU的缓存命中率？

保持内存可见性：这里需要知道，CPU执行效率远高于内存，为了有更高的执行效率，内存与CPU之间会有一块缓存（CPUCache）来做第三者。非volat

目前主流的CPUCache的CacheLine大小都是64Bytes。在多线程情况下，如果需要修改“共享同一个缓存行的变量”，就会无意中影响彼此的性能，这就是伪共享（FalseSharing）。

的高速缓存保持一致.pngCPUCache解决的是内存访问速度和CPU速度差距过大的问题.多核CPU是通过增加CPU核心来增加CPU吞吐率的办法.缓存一致性问题核心1和核心2都将内存数据A加载到对应的CPUCache

要了解volatile，就要先对CPU,CPUcache和主存有所有了解。

先看一张Inteli5CPU的缓存简单示意图：CPUcache简单示意图在多核CPU结构中，每个核心有各自的L1、L2缓存，而L3缓存是共用的。

1.现代CPUCache结构多核CPUCache结构1.1缓存的主要作用现代多核CPU为了提升处理速度，都会将需要的数据从内存拷贝到各自的缓存中（L1，L2），然后在各自的缓存中对数据进行操作。

一、CPUCache存储设备往往是速度越快价格越昂贵，速度越快价格越低廉。在计算机中，CPU的速度远高于主存的速度，而主存的速度又远高于磁盘的速度。

CPU内部嵌入了CPUCache（高速缓存），它的存储容量很小，但是离CPU核心很近，所以缓存的读写速度是极快的，那么如果CPU运算时，直接从CPUCache读取数据，而不

一、CPUCache存储设备往往是速度越快价格越昂贵，速度越快价格越低廉。在计算机中，CPU的速度远高于主存的速度，而主存的速度又远高于磁盘的速度。

保证可见性不保证原子性禁止指令重排基本原理当对非volatile变量进行读写的时候，每个线程先从主内存拷贝变量到CPU缓存中，如果计算机有多个CPU，每个线程可能在不同的CPU上被处理，这意味着每个线程可以拷贝到不同的CPUcache

正文CPUCache的数据写入随着时间的推移，CPU和内存的访问性能相差越来越大，于是就在CPU内部嵌入了CPUCache（高速缓存），CPUCache离CPU核心相当近，因此它的访问速度是很快的，于是它充当了

这个Cache一般是集成在CPU内部的，所以也叫CPUCache。下图是一个两级Cache的CPU-Cache-内存架构。数据在Cache中是按行存储的，其中每一行称为一个Cache行，如

这个Cache一般是集成在CPU内部的，所以也叫CPUCache。下图是一个两级Cache的CPU-Cache-内存架构。数据在Cache中是按行存储的，其中每一行称为一个Cache行，如

比如CPUCache缓存的是内存数据用于解决CPU处理速度和内存不匹配的问

比如CPUCache缓存的是内存数据用于解决CPU处理速度和内存不匹配的问

CPU内部嵌入了CPUCache（高速缓存），它的存储容量很小，但是离CPU核心很近，所以缓存的读写速度是极快的，那么如果CPU运算时，直接从CPUCache读取数据，而不是从内存的话，运算速度就会很快

CPU内部嵌入了CPUCache（高速缓存），它的存储容量很小，但是离CPU核心很近，所以缓存的读写速度是极快的，那么如果CPU运算时，直接从CPUCache读取数据，而不是从内存的话，运算速度就会很快

由于二维数组的内存地址是连续的，当前行的尾与下一行的头相邻，所以可以直接到下一行我们眼中的二维数组：内存中的二维数组：按行遍历比按列遍历的效率高体现在这些方面：  1.CPU高速缓存：在计算机系统中，CPU高速缓存（英语：CPUCache

读取一次耗时60纳秒，约180个指令周期（实际会一次取多个数据缓存到CPUCache里），耗时高不是由于DDR3的速度慢

缓存一致性（MESI）：用于保证多个cpucache之间缓存数据的一致缓存行之间

2.2.9伪共享2.2.9.1什么是伪共享计算机系统中为了解决主内存与CPU运行速度的差距，在CPU与主内存之间添加了一级或者多级高速缓冲存储器（Cache），这个Cache一般是集成到CPU内部的，所以也叫CPUCache

但是CPUCACHE中的内容易失且刷写到NVM的时机和顺序都不受控制，所以为保证持久化及数据一致性需要调用命令clwb和sfence来确保。优势：日志量少，轻量日志，恢复高效。直接从NVM

上尽量长时间地运行而不被迁移到其他处理器，也称为CPU关联性；再简单的点的描述就将制定的进程或线程绑定到相应的cpu上；在多核运行的机器上，每个CPU本身自己会有缓存，缓存着进程使用的信息，而进程可能会被OS调度到其他CPU上，如此，CPUcache

1CPUCache结构CPU在执行指令的时候需要从memory中获取指令和需要的数据，但是CPU的速度要比memory快很多，这就导致了CPU大部分时间都不是在做运算上而是用在了和memory进行数据的

先来看一张本文所有概念的一个思维导图为什么要有CPUCache随着工艺的提升最近几十年CPU的频率不断提升，而受制于制造工艺和成本限制，目前计算机的内存主要是DRAM并且在访问速度上没有质的突破。

文章目录存储器CPUCache理解内存解析TLB和内存保护总线新的知识第一遍没有百分百看懂，而随着时间的推移，慢慢领悟成长了，这才是人生的常态。优秀的工程师大都会经历这样的成长过程。

一、理解存储器的层次结构1、和阅读书籍做个对照1、CPU比喻成计算机的“大脑”我们思考的东西、就好比CPU中的寄存器2、而我们大脑中的记忆，就好比CPUCache2、SRAM1、SRAM为什么被称为静态存储器

CPU多级缓存与缓存一致性定义cpu缓存是位于CPU与内存之间的临时存储器，它的容量比内存小的多，但是交换速度却比内存要快得多为什么需要CPUcache?