FCLK

S3C2440_系统时钟

时钟控制逻辑给时钟提供了三种时钟：FCLK用于CPU核HCLK用于AHB总线设备，比如CPU核、存储控制器、中断控制器、LCD控制器、DMAPCLK用于APB总线设备，比如WATCHDOG、IIS控制器
sky_caicai·2015-05-24 13:00

嵌入式学习笔记007-裸奔篇之定时器

s3c2440的定时器比较简单，这里主要借鉴韦东山老是的code加以改造一下，一个是对head.S的flow改善，另一个是设置FCLK=400MHZ，比例为1:4:8，试过将SDRAM的HCLK=200MHZ
FZK374470412·2015-04-26 22:00

嵌入式Linux启动过程分析5-u-boot-1step-word

文字描述u-boot的第一阶段1.首先将CPU设置为SVC模式2.关闭看门狗(或者称为设置看门狗的工作状态)3.设置FCLK、HCLK、PCLK的比例。
G1036583997·2015-04-11 08:00

什么是FCLK，ICLK ？

     关于什么是Functionclock和什么是Interfaceclock，TI的TRM手册里面有详细的说明：3.5.3.1.1Tobeoperational,amodulerequiresafunctionalclock(s);tocommunicatewithothermodules,itrequiresaninterfaceclock.Forexample,thefunctional
code_style·2015-01-24 15:00

关于MPLL的学习

用于产生FCLK， HCLK， PCLK三种频率，这三种频率分别有不同的用途： FCLK是CPU提供的时钟信号。 
u010245383·2014-05-07 19:00

stm32的各种时钟FCLK、PCLK、HCLK

在STM32中，有五个时钟源，为HSI、HSE、LSI、LSE、PLL。①、HSI是高速内部时钟，RC振荡器，频率为8MHz。②、HSE是高速外部时钟，可接石英/陶瓷谐振器，或者接外部时钟源，频率范围为4MHz~16MHz。③、LSI是低速内部时钟，RC振荡器，频率为40kHz。④、LSE是低速外部时钟，接频率为32.768kHz的石英晶体。⑤、PLL为锁相环倍频输出，其时钟输入源可选择为HSI/
edgar_l·2014-04-13 18:15

系统时钟

FCLK内核时钟，主频。
xiaoleiacm·2014-04-08 20:00

WINCE 定时器0控制LED驱动源码

/****************************************************** *说明：添加临界区和FCLK、HCLK、PCLK的说明 *****************
jwc2436·2014-03-12 15:00

S3C2440时钟管理模块

时钟控制逻辑部件使得S3C2440能够产生三种时钟，分别是FCLK，HCLK和PCLK。
u012138828·2014-02-14 13:00

RTEMS 的TCP网络吞吐量测试

本测试是指S3C2440，FCLK为200MHZ，MMU，cache都打开，网卡是CS8900CS8900是10M网卡，理论传输率为1.25MHZ，实际上看看在RTEMS上的表现如何rtems-4.10.2network-demos
etual·2013-12-25 14:00

四、S3C2440A处理器

一、S3C2440A时钟电源管理1、S3C2440A时钟功能：含有两个锁相环MPLL、UPLL产生系统所需要的不同频率的时钟 （1）MPLL：为CPU产生FCLK时钟；为AHB产生HCLK时钟，使用HCLK
tfygg·2013-07-12 17:00

uboot中nand flash控制器参数TACLS、TWRPH0和TWRPH1的确定(基于K9F2G08U0B)

注：K9F2G08U0B的供电电压时3.3V，本系统的FCLK=400Mhz，HCLK=400/3=133Mhz 1.       
hunhunzi·2013-06-27 17:00

Arm的时钟

FCLK、HCLK和PCLK的关系摘自：http://blog.sina.com.cn/s/blog_4570e33b0100um14.html三星官方搭载的wince系统的FLCK值为400MHz，HCLK
aristolto·2013-04-08 15:00

arm nop延时方法

条件，FCLK=200MPCLK=100M，HCLK100M并且开启MMU，内存进行映射的情况下延时函数如下voiddelay_pw(void)3.25us { inti,j; for(j=2;j>0;
j_akill·2013-03-26 17:00

u-boot整个过程时钟部分解析

可能不同2440平台时钟频率有所不同，设置方式却是类似的，以下是我的u-boot时钟设置部分整个过程解析：这是第一处时钟设置代码：/*InitializeSystemClock,FCLK:HCLK:PCLK
sonbai·2013-03-18 17:00

mini2440裸机编程 串口

然后将控制权交给main函数进入C文件，在main函数里首先调用init_sys:首先用 init_clk 初始化系统时钟（FCLK=400MHZ，HCLK=100MHZ，PCLK=50MHZ），然后再用
XscKernel·2013-03-14 13:00

s3c24xx中的MPLL和UPLL

用于产生FCLK，HCLK，PCLK三种频率，这三种频率分别有不同的用途：FCLK是CPU提供的时钟信号。
zgrjkflmkyc·2013-02-25 15:00

S3C2440的时钟体系

时钟控制逻辑给整个芯片提供3种时钟：FCLK用于CPU核；HCLK用于AHB总线上设备，比如CPU核、存储器控制器、中断控制器、LCD控制器、DMA和USB主机模块等；PCLK用于APB总线上的设备，比如
gongmin856·2012-12-12 20:00

七、mini2440裸机程序之定时器中断（1）时钟&电源管理介绍

       系统时钟&电源管理包含了3个部分 : 时钟控制 ,   USB控制  ,   电源控制  .        1)时钟控制  :   时钟控制逻辑可以用来产生必要的时钟信号包括用于CPU的FCLK
shengnan_wu·2012-11-30 11:00

时钟配置

s3c2410时钟信号：FCLK、HCLK和PCLK;clk_get_rate()  s3c2410有三个时钟FLCK、HCLK和PCLK（这3个时针都是核心时针）s3c2410芯片有这么一段话：FCLKisusedbyARM920T
lpdpzc·2012-11-15 10:00

U-boot启动流程（Linux内核）的分析（三转）

1.U-Boot第一阶段代码分析（1）硬件设备初始化依次完成如下设置：将CPU的工作模式设为管理模式（SVC），关闭WATCHDOG，设置FCLK，HCLK，PCLK的比例，关闭MM
saylerboxer·2012-10-04 18:00

S3C2440 测试程序(一)PWM控制蜂鸣器Beep(2000, 100)

=0;i++)Uart_Printf("%d:%s\n",i,CmdTip[i].tip);idx=Uart_GetIntNum_GJ();if(idx>7)/freq;//FCLK=400MHCLK=
heqiuya·2012-09-29 10:00

关于串口的初始化Uart_Init（0， 115200）

pclk,int baud){    int i;if(pclk == 0)     因为Main.c中定义了GLOBAL_CLK=1,所以PCLK在option.h中定义     在Main.c中的设置，FCLK
heqiuya·2012-09-28 17:00

关于MPLL和UPLL的学习

用于产生FCLK， HCLK， PCLK三种频率，这三种频率分别有不同的用途： FCLK是CPU提供的时钟信号。 
heqiuya·2012-09-26 17:00

mini2440 UART实验

不过我有个疑问，在确定FCLK取值上，是不是有什么规则？是不是最好按照s3c2440芯片手册上的建议值来设置呢？？？
chj90220·2012-08-11 11:00

mini2440 定时器实验

源码：timer.tar.bz2（上面代码中设置的FCLK为399.65MHZ，不是精确的400MHZ，请大家注意）感兴趣的朋友可以借助韦东山的《嵌入式Linux应用开发完全手册》第十章内容来理解。
chj90220·2012-08-09 17:00

s3c2410时钟信号：FCLK、HCLK和PCLK;clk_get_rate()

s3c2410有三个时钟FLCK、HCLK和PCLK（这3个时针都是核心时针）s3c2410芯片有这么一段话：FCLKisusedbyARM920T，内核时钟，主频。HCLKisusedforAHBbus,whichisusedbytheARM920T,thememorycontroller,theinterruptcontroller,theLCDcontroller,theDMAandUSBh
gongmin856·2012-08-09 15:00

s3c2440 FCLK、HCLK、PCLK时钟频率配置

1）FLCK、HCLK和PCLK的关系S3C2440有三个时钟FLCK、HCLK和PCLKs3c2440官方手册上说P7-8写到：FCLKisusedbyARM920T，内核时钟，主频。HCLKisusedforAHBbus,whichisusedbytheARM920T,thememorycontroller,theinterruptcontroller,theLCDcontroller,the
tiangwan2011·2012-06-20 13:00

【转】ARM 时钟的三种模式

.52rd.com/Blog/Detail_RD.Blog_syw501_21625.html一．时钟模式翻译了官网上的,将其中概念部分解释下：首先，ARM920T处理器有两个功能时钟输入，分别是BCLK和FCLK
xiaocaichonga·2012-05-28 18:00

S3C2440时钟详细描述

通过MPLL会产生三个部分的时钟频率：FCLK、HCLK、PLCK。FCLK用于CPU核，HCLK用于AHB总线的设备(比
michaelyue526·2012-05-22 15:00

CAN总线波特率计算及设置方法（STM32,SJA1000，LPC2292）

SJA1000内部频率基准源F_BASE=Fclk／2，即外部晶振频率Fclk的2分频。注意任何应用中，当利用外部晶振作为基准源的时候，都是先经过2分频整形的。
blaider·2012-04-20 09:39

CAN总线波特率计算及设置方法（STM32,SJA1000，LPC2292）

        SJA1000 内部频率基准源F_BASE=Fclk／2，即外部晶振频率Fclk的2分频。注意任何应用中，当利用外部晶振作为基准源的时候，都是先经过2分频整形的。  
Blaider·2012-04-20 09:00

ARM裸机程序研究 - S3C2440时钟初始化

   2440内部的时钟主要有3个，FCLK，HCLK,PCLK。
hulifox007·2012-04-13 10:00

S3c2440之时钟频率（修改综合版）

开发板的主板上的外设和CPU也有一个频率限度，ARM920T内核的S3C2440的最高正常工作频率如下：     FCLK：
iefswang·2012-04-09 16:00

ARM9时钟与电源管理

时钟模块：1OM[3:2]引脚用来设定时钟来源2FCLK CPU内核时钟  HCLK AHB总线时钟  PCLK APB总线时3MPLL锁相环用来生成Mpll即FCLK PLLControlRegister
oney139·2012-04-06 10:00

S3C2440时钟分析

S3C2440时钟控制逻辑可以产生FCLK、HCLK、PCLK和UCLK。FCLK为CPU时钟。HCLK为AHB总线外设时钟，包括存储控制器、中断控制器、LCD控制器、DMA控制器等。
mcgrady_tracy·2012-02-19 20:00

s3c2440 电源管理 FCLK HCLK PCLK的关系 硬件之时钟

s3c2440电源管理 FCLKHCLKPCLK的关系 硬件之时钟 http://blog.csdn.net/Charistain_huang/article/details/4947505http://hi.baidu.com/tengzhouit/blog/item/65c7cadd8764cdd58c10297a.htmlhttp://www.linuxforum.net/forum/gsh
zanget·2011-12-20 14:00

ARM-linux s3c2440 之时钟分析

S3c2440时钟&电源管理时钟由三部分组成： Clockcontrol，USBcontrol,和Powercontrol Clockcontrol部分可以产生时钟FCLK，提供ARM内核，HCLK提供
yyplc·2011-12-19 17:00

FCLK，HCLK，PCLK

ChangeMPllValue((mpll_val>>12)&0xff,(mpll_val>>4)&0x3f,mpll_val&3);ChangeClockDivider(key,12);  1）FLCK、HCLK和PCLK的关系S3C2440有三个时钟FLCK、HCLK和PCLKs3c2440官方手册上说P7-8写到：FCLKisusedbyARM920T，内核时钟，主频。HCLKisusedf
njanine·2011-12-05 21:20

003.FL2440 Bootloader VER-5.1的使用

5.1的使用Date：   2-Mar-2011By：       [email protected] 1.打开超级终端，给开发板上电并在7s之内按任意键进入Bootloader菜单 1).上图的FCLK
calvinlee1984·2011-10-25 10:00

PCLK FCLK HCLK

 一、对clock的基本认识   第七部分是“clock&powermanagement”，总结如下：   1s3c2410的clock&powermanagement模块包含三个部分：clockcontrol、usbcontrol、powercontrol。现在的关注点是clockcontrol。   2、s3c2410有两个pll（phaselockedloop，锁相环，在高频中学过，可以实现
qdlovecsj·2011-10-09 22:00

启动出现错误：Starting kernel ...

—————————（一）出现如下错误启动信息——————————————U-Boot1.3.4(Jun302011-09:01:15)forSMDK2416 CPU:S3C2416@400MHz Fclk
YEYUANGEN·2011-08-17 09:00

启动出现错误：Starting kernel ...

—————————（一）出现如下错误启动信息——————————————U-Boot1.3.4(Jun302011-09:01:15)forSMDK2416 CPU:S3C2416@400MHz Fclk
YEYUANGEN·2011-08-17 09:00

s3c2440 LCD及触摸屏的学习笔记(1)

s3c2440手册s3c2440处理LCD的时钟源是HCLK，通过寄存器LCDCON1中的CLKVAL可以调整VCLK频率大小，它的公式为：VCLK＝HCLK÷[(CLKVAL＋1)×2]，程序的内部分频为FCLK
u013030441·2011-08-09 13:00

s3c2440的时钟详解

 这几天一直忙着研究移植U-boot，移植U-boot的过程中有一步很重要，就是要设置s3c2440的时钟，什么Fin，Fclk，Hclk，Pclk，Mpll，Upll等时钟信号，让初学者看得一头雾水，
bigapple88·2011-08-08 16:00

uboot源码阅读（九）开发板启动串口输出

OKU-Boot1.1.6(Apr 62011-14:17:30)forFriendlyARMMINI6410CPU:  S3C6410@532MHz     Fclk=532MHz,Hclk=133MHz
ecbtnrt·2011-08-07 08:00

S3C2440FCLK、HCLK、PCLK的配置

在这里有必要说明FCLK、HCLK
meakhella·2011-07-25 21:12

uboot源码阅读（四）江湖的面纱 uboot第二阶段

CPU:  S3C6410@532MHz     Fclk=532MHz,Hclk=133MHz,Pclk=66MHz,Se
ecbtnrt·2011-07-24 20:00

MPLL

用于产生FCLK，HCLK，PCLK三种频率，这三种频率分别有不同的用途：FCLK是CPU提供的时钟信号。
liukun321·2011-07-06 11:00

S3C2440--时钟详解

通过MPLL会产生三个部分的时钟频率：FCLK、HCLK、PLCK。FCLK用于CPU核，HCLK用于AHB总线的设备(比如SDRAM)，PCLK用于APB总线的设备(比如UART)。从时
javababy1·2011-07-04 21:00
上一页 1 2 3 4 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他