FPGA工程项目

责任心都没有的人如何能立足社会

我是在工地上做工程的，我手头上有一个工程项目已经竣工验收完成了，按照与房开签订的合同，我可以把原先交给房开的投标保证金要回来。
逐梦的石子·2024-02-03 09:02

3.计算机软件开发[补充知识]

软件工程三个要素方法：完成软件工程项目的技术手段。工具：支持软件的开发、管理、文档生成。过程：支持软件开发的各个环节控制、管理。1.2软件生命周期
@睡眠艺术家·2024-02-03 05:17

vivado 在CSV文件中使用I/O端口列表

在CSV文件中使用I/O端口列表CSV文件CSV文件是FPGA和板设计人员用来交换信息的标准文件格式关于设备引脚和引脚。有关详细信息，请参见导入CSV文件和导出I/O引脚和封装数据。
cckkppll·2024-02-03 03:24

开发者分享｜AMD Vitis™ Libraries Vision L3 Isppipeline U50/ZCU102 流程示例

一.关于AMDVitis™VisionLibraryVitisVision库是一组90多个内核，基于OpenCV计算机视觉库，针对AMDFPGA、AMDAIEngine™和AMDSoC进行了优化。
BinaryStarXin·2024-02-02 23:12

Linux下PCI设备驱动开发详解（七）

Linux下PCI设备驱动开发详解（七）本章及其以后的几章，我们将通过PCIExpress总线实现CPU和FPGA数据通信的简单框架。
北京不北·2024-02-02 23:52

Linux下PCI设备驱动开发详解（一）

尤其被现在的异构计算GPU/FPGA、软硬结合新的方向广泛运用。一、PCI设备和驱动概述应用程序位于用户空间，驱动程序位于内核空间。linux系统规定，用户空间不可以直接调用内核函数，所以必
北京不北·2024-02-02 23:51

vivado 使用SSN分析

因为配电封装FPGA中的网络对噪声有不同的响应，这一点很重要了解设计
cckkppll·2024-02-02 20:40

GitLab npm install ERROR

GitLab配置的前端工程项目自动部署,每次提交代码后,自动执行gitpullorigindev命令,然后npminstall安装依赖,最后执行npmrunbuild命令打包文件到服务器指定位置.有次提交后出现以下错误
草帽lufei·2024-02-02 15:59

有钱还要有命受—千万富豪的突然离世引发的思考

图片引自搜狐网1996年的时候，我的一个客户正在谈一个工程项目。这个项目谈成了
夜月飞花·2024-02-02 14:24

7天物联网智能家居

这里写自定义目录标题（一）Day11.学习路线2.基本概念1.什么是ARM2.ARM架构分类3.MCU和MPU4.DSP和FPGA总结STM32开发命名规则3嵌入式产品举例1.智能台灯2.智能手环3电视盒子
LOVE DEATH AND ROBOTS·2024-02-02 12:19

STM32目录结构

之前一直头疼的32目录，比51复杂，又没有C规律，也不像python脚本文件关联不强，也不像工整的FPGA工程，编的时候到处放，爆出的错千奇百怪。短暂整理了一个，还是没有理得很轻。
chinxue2008·2024-02-02 12:08

[AG32VF407]国产MCU+FPGA 开发环境Supra及Quartus配置及led

视频讲解[AG32VF407]国产MCU+FPGA开发环境Supra及Quartus配置及led控制实验过程需要下载QuartusIIIntel®Quartus®IISubscriptionEditionDesignSoftwareVersion13.1forWindows
LitchiCheng·2024-02-02 10:14

FPGA解码MIPI视频：Xilinx Artix7-35T低端FPGA，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持

目录1、前言免责声明2、相关方案推荐我这里已有的MIPI编解码方案本方案在XilinxArtix7-100T上解码MIPI视频的应用本方案在XilinxKintex7上解码MIPI视频的应用本方案在XilinxZynq7000上解码MIPI视频的应用本方案在XilinxZynqUltraScale上解码MIPI视频的应用纯VHDL代码解码ov5640-MIPI视频方案3、本MIPICSI2模块性能
9527华安·2024-02-02 10:43

FPGA高端项目：Xilinx Zynq7020系列FPGA 多路视频缩放拼接 工程解决方案 提供4套工程源码+技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案我已有的FPGA视频拼接叠加融合方案本方案的XilinxKintex7系列FPGA
9527华安·2024-02-02 10:42

施工单位项目负责人施工现场带班制度

《建筑施工企业负责人及项目负责人施工现场带班暂行办法》规定，项目负责人是工程项目质量安全管理的第一责任人，应对工程项目落实带班制度负责。
工程张·2024-02-02 09:57

【蓝桥杯51单片机入门记录】LED

目录一、基础（1）新建工程（2）编写前准备二、LED（1）点亮LED灯（2）LED闪烁延时函数的生成（stc-isp中生成）实现（3）流水灯一、基础（1）新建工程养成良好的编程习惯，每一个不同的工程项目对应一个不同的文件夹芯片选择
La_gloire·2024-02-02 06:29

FPGA中的fast corner和slow corner是什么？

作者：张大侠，文章来源：微信公众号在FPGA的时序分析页面，我们经常会看到MaxatSlowProcessCorner和MinatFastProcessCorner，具体是什么含义呢？
catshit322·2024-02-02 03:52

提高FlexSPI接口与FPGA接口通信速度方法

前言之前的项目中使用RT1052的FlexSPIX8接口与FPGA通信成功，但是100MHz的SCLK时钟频率，通信速度只达到了9MB/S左右，通信效率不高。
catshit322·2024-02-02 03:52

java spring cloud 企业工程管理系统源码+二次开发+定制化服务

鸿鹄工程项目管理系统SpringCloud+SpringBoot+Mybatis+Vue+ElementUI+前后端分离构建工程项目管理系统1.项目背景一、随着公司的快速发展，企业人员和经营规模不断壮大
微服务商城技术分享·2024-02-02 02:09

自学 FPGA 要注意什么？

1.学习习惯问题FPGA学习要多练习，多仿真，signaltapII是很好的工具，可以看到每个信号的真实值，建议初学者一定要自己多动手，光看书是没用的。同时自制力也很重要，差的人容易半途而废。
宸极FPGA_IC·2024-02-02 02:46

PCD232A 3BHE022293R0101

FPGA内部模块划分和数据...的标准操作系统框架，要求所有仪器模块带有配置信息(configurationinformation)和支持标准...ESPU
DCS17750010683·2024-02-02 00:19

PFEA113-65 3BSE050092R65

PFEA113-653BSE050092R65PFEA113-653BSE050092R65PFEA113-653BSE050092R65说话人识别系统中VQ判决模块的FPGA实现...后，clr_tag
DCS17750010683·2024-02-02 00:19

PU515A 3BSE032401R1

PU515A3BSE032401R1PU515A3BSE032401R1PU515A3BSE032401R1基于FPGA的视频采集与显示模块设计...。
DCS17750010683·2024-02-02 00:49

eFPGA设计开源框架 FABulous 系列（二）Fabric建模语法解析

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索。关注公众号【集成电路设计教程】，拉你进“IC设计交流群”。
雪天鱼·2024-02-01 22:34

科普类——设计一套无人驾驶遥操作系统的步骤、架构、软硬件需求（十一）

设计一套无人驾驶遥操作系统的步骤、架构、软硬件需求**设计步骤**：**整体架构**：**所需硬件及提供商**：**人员需求**：设计无人驾驶中的遥操作系统是一个跨学科的工程项目，涉及机械工程、电子工程
JANGHIGH·2024-02-01 11:56

Verilog双边沿采样触发器 HDLBitDualedge

见此博文FPGA中如何实现
闲庭信步sss·2024-02-01 10:51

【AG32VF407】国产MCU+FPGA，更新官方固件解决8Mhz内部晶振不准，Verilog实测7.9Mhz！

视频讲解[AG32VF407]国产MCU+FPGA，更新官方固件解决8Mhz内部晶振不准，Verilog实测7.9Mhz！
LitchiCheng·2024-02-01 10:51

Verilog实现上升、下降沿检测 FPGA

Verilog实现上升、下降沿检测源文件`timescale1ns/1psmoduletop(inputclk,//时钟信号inputrst_n,//复位信号，低电平有效inputsignal//待检测信号);wireposedge_get;//检测到上升沿标志wirenegedge_get;//检测到下降沿标志regsignal_buff_1;//输入数据缓冲1regsignal_buff_2;
四臂西瓜·2024-02-01 10:19

【AG32VF407】国产MCU+FPGA Verilog双边沿检测输出方波

视频讲解[AG32VF407]国产MCU+FPGAVerilog双边沿检测输出方波实验过程本次使用使用AG32VF407开发板中的FPGA，使用双clk的双边沿进行检测，同步输出方波同时可以根据输出的方波检测
LitchiCheng·2024-02-01 10:18

FPGA高端项目：Xilinx Artix7系列FPGA 多路视频缩放拼接 工程解决方案 提供4套工程源码+技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案我已有的FPGA视频拼接叠加融合方案本方案的XilinxKintex7系列FPGA
9527华安·2024-02-01 10:58

相片修复框架-GFPGAN

一GFPGAN介绍GFPGAN是一个由腾讯ARC团队开发的用于人脸图像生成和优化的GAN模型。
qyhua·2024-02-01 10:58

【 USRP 相控阵】X波段相控阵开发平台用户指南

FMCA-EBZAD9081MxFEEvaluationBoard,https://www.analog.com/eval-ad9081AD9081的全功能评估板使用ACE软件进行控制的PC软件HMC7044的板载时钟用于管理套件和FPGA
东枫科技·2024-02-01 09:51

基于fpga的数字时钟开发

1、题目要求2、程序代码moduleclock(inputclk,//时钟inputrst,//复位键inputwiremonth_adj,inputwireday_adj,input[0:4]key,//按键输入input[0:0]qiehuan,output[0:7]seg_cs,//数码管位选output[0:7]seg_data0,//前四个数码管output[0:7]led,output
卡莫西夫的忧伤·2024-02-01 09:45

java 企业工程管理系统软件源码 自主研发 工程行业适用

工程项目管理软件（工程项目管理系统）对建设工程项目管理组织建设、项目策划决策、规划设计、施工建设到竣工交付、总结评估、运维运营，全过程、全方位的对项目进行综合管理工程项目各模块及其功能点清单一、系统管理
2301_77700816·2024-02-01 07:56

鸿鹄工程项目管理系统em Spring Cloud+Spring Boot+前后端分离构建工程项目管理系统

Java版工程项目管理系统SpringCloud+SpringBoot+Mybatis+Vue+ElementUI+前后端分离功能清单如下：首页工作台：待办工作、消息通知、预警信息，点击可进入相应的列表项目进度图表
2301_77700816·2024-02-01 07:24

2020-R18-区块链技术与应用

日，中本聪发布了比特币系统并挖掘出了第一个区块即创世区块；2010年5月22日，第一笔线下交易，1万个比特币买了一个价值25美元的披萨，单价为0.25美分；2、挖矿芯片经历了四个阶段，CPU、GPU、FPGA
12_德德·2024-02-01 05:29

鸿鹄工程项目管理系统em Spring Cloud+Spring Boot+前后端分离构建工程项目管理系统

Java版工程项目管理系统SpringCloud+SpringBoot+Mybatis+Vue+ElementUI+前后端分离功能清单如下：首页工作台：待办工作、消息通知、预警信息，点击可进入相应的列表项目进度图表
m0_66404702·2024-02-01 04:14

java 企业工程管理系统软件源码 自主研发 工程行业适用

工程项目管理软件（工程项目管理系统）对建设工程项目管理组织建设、项目策划决策、规划设计、施工建设到竣工交付、总结评估、运维运营，全过程、全方位的对项目进行综合管理工程项目各模块及其功能点清单一、系统管理
m0_66404702·2024-02-01 04:40

更严格了，要开始查重复挂证了，补缴社保不予认可！

系统或官网查询无明确技术负责人相关信息的，须提供业绩工程项目实施期间的个人社保缴费明细(项目工期的三分之一，且不少于1个月社保，补缴不予认可)、业绩佐证材料(中标书、施工合同或竣工验收报告等)。
陌上花开_ff36·2024-02-01 03:41

【INTEL（ALTERA）】错误：*.onchip_flash_0：UFM 扇区不支持“隐藏”模式。请更新访问模式设置

说明由于英特尔®Quartus®PrimeStandardEdition软件版本22.1存在一个问题，当您针对10FPGACompact变体英特尔®MAX®在片上闪存英特尔®FPGAIP中选择单压缩映像配置模式时
神仙约架·2024-02-01 02:59

【INTEL（ALTERA）】为什么Nios® V 应用程序项目构建失败，并且观察到“找不到 -lstdc++”消息？

GCCv10.1.0-1.1工具链（WindowsBuild）中缺少多libarch/abi-to-directory映射，在Windows中使用命令“make-C”在Windows中构建Nios®V/m处理器英特尔FPGAIP
神仙约架·2024-02-01 02:28

解决github慢的问题

githubproxy代理加速gitclone.comgithub镜像或加速网站例如：gitclonehttps://ghproxy.com/https://github.com/TencentARC/GFPGAN.git
ImSEten·2024-01-31 22:46

工程管理系统简介 工程管理系统源码 java工程管理系统 工程管理系统功能设计

鸿鹄工程项目管理系统SpringCloud+SpringBoot+Mybatis+Vue+ElementUI+前后端分离构建工程项目管理系统1.项目背景一、随着公司的快速发展，企业人员和经营规模不断壮大
Xiaohong0716·2024-01-31 20:38

STM32学习——项目二：感应开关盖垃圾桶

目录项目设计及实现项目设计项目需求项目框图硬件清单a.sg90舵机介绍及实战确定周期/频率角度控制建立工程项目编程实现代码b.超声波传感器介绍及实战超声波传感器介绍编程实战定时器配置编写微秒级函数主函数
拧螺丝的小C·2024-01-31 20:08

鸿鹄工程项目管理系统em Spring Cloud+Spring Boot+前后端分离构建工程项目管理系统

Java版工程项目管理系统SpringCloud+SpringBoot+Mybatis+Vue+ElementUI+前后端分离功能清单如下：首页工作台：待办工作、消息通知、预警信息，点击可进入相应的列表项目进度图表
Xiaohong0716·2024-01-31 20:06

Xilinx FIFO Generator 需要注意BRAMs的资源消耗

XilinxFIFOGenerator需要注意ActualDepthXilinxFIFOGenerator需注意非对称位宽XilinxFIFOGenerator需要注意BRAMs的资源消耗事出有因原以为选用了一个BRAM资源为16M的FPGA
ShareWow丶·2024-01-31 19:14

FPGA存储块，有没有使能Primitives output Register作用

在FPGA中，ROM,RAM存储块在IP核配置中都有一个配置选项：PrimitivesoutputRegister，比如下图的romIP核配置界面接下来以RAM读写为例，我这里RAM的第一个数值为1，我们观察第一个数值的位置即可看出这个
ChipChatter·2024-01-31 19:13

电子信息找工作选fpga还是嵌入式？

电子信息找工作选fpga还是嵌入式？
枪哥玩转嵌入式·2024-01-31 17:24

java 企业工程管理系统软件源码 自主研发 工程行业适用

工程项目管理软件（工程项目管理系统）对建设工程项目管理组织建设、项目策划决策、规划设计、施工建设到竣工交付、总结评估、运维运营，全过程、全方位的对项目进行综合管理工程项目各模块及其功能点清单一、系统管理
m0_68459853·2024-01-31 16:45

java spring cloud 企业工程管理系统源码+二次开发+定制化服务

鸿鹄工程项目管理系统SpringCloud+SpringBoot+Mybatis+Vue+ElementUI+前后端分离构建工程项目管理系统1.项目背景一、随着公司的快速发展，企业人员和经营规模不断壮大
m0_68459853·2024-01-31 16:15
上一页 4 5 6 7 8 9 10 11 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他